UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51220

ZC702 - マスター UCF (Rev 1.0) に記述されている USRCLK_N / _P の IOSTANDARD が正しくない

説明

Zynq-7000 SoC ZC702 評価キット マスター UCF (Rev 1.0) には、USRCLK_P および USRCLK_N ユーザー クロック ピンの IOSTANDARD が LVDS と記述されています。

NET   USRCLK_P       LOC = Y9       |       IOSTANDARD=LVDS;     #  Bank   13   VCCO    VADJ     -IO_L12P_TI_MRCC_13
NET   USRCLK_N       LOC = Y8       |       IOSTANDARD=LVDS;     #  Bank   13   VCCO    VADJ     -IO_L12N_TI_MRCC_13

ツールでこの UCF を使用するとエラーが発生しますが、何が問題なのでしょうか。

ソリューション

LVDS は有効な IOSTANDARD ではありません。正しくは LVDS_25 です。

Zynq-7000 SoC ZC702 評価キット マスター UCF (Rev 2.0) には、USRCLK_P および USRCLK_N の IOSTANDARD が正しく記述されるようになりました。

NET   USRCLK_P        LOC = Y9     |     IOSTANDARD=LVDS_25;    #  Bank   13   VCCO    VADJ     -IO_L12P_TI_MRCC_13
NET   USRCLK_N        LOC = Y8     |     IOSTANDARD=LVDS_25;    #  Bank   13   VCCO    VADJ     -IO_L12N_TI_MRCC_13

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47864 Zynq-7000 SoC ZC702 評価キット - リリース ノートおよび既知の問題 - マスター アンサー N/A N/A
AR# 51220
日付 05/17/2018
ステータス アクティブ
種類 一般
Boards & Kits
  • Zynq-7000 SoC ZC702 Evaluation Kit
このページをブックマークに追加