UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51256

EDK 14.2 - 「INSTANCE: axi_interconnect_2, PORT: S_AXI_AWUSER, CONNECTOR: axi_interconnect_2_S_AWUSER - 4 bit-width connector assigned to 2 bit-width port」というエラー メッセージが表示される

説明

EDK デザインで DRC を実行すると次のようなエラー メッセージが表示されるのですが、なぜですか。

ERROR:EDK:4073 - INSTANCE: axi_interconnect_2, PORT: S_AXI_AWUSER, CONNECTOR: axi_interconnect_2_S_AWUSER - 4 bit-width connector assigned to 2 bit-width port ....

ソリューション

接続されている IP 間のポート サイズが一致していないときにこのエラーが発生します。

特にこのケースでは、ビット幅を定義するのに AWUSER/ARUSER 信号の設定が AXI インターコネクトで使用されています。 

デフォルトではこれは Auto に設定されています。

現在 (14.2 の時点) では、Auto に設定してもこの不一致を解決できないようです。

 

この問題を回避するには、エラーの発生している [axi_interconnect] を右クリックし、[Config IP] をクリックします。 

[General] タブで [Read Address User Signal Width] および [Write Address User Signal Width] をシステムの期待値と一致するように変更します。 

参照 :

51256-1

 

AR# 51256
作成日 10/03/2012
最終更新日 03/23/2015
ステータス アクティブ
タイプ 一般
ツール
  • EDK - 14.2
  • EDK - 14.1
IP
  • AXI Interconnect