UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 5126

LogiCORE PCI - PCI リセット (RST#) がリリースされる前に FPGA のコンフィギュレーションを行うための許容時間 (PCI バス コンフィギュレーション タイミングの詳細)

説明

キーワード : Virtex, SelectMAP

重要度 : 標準

概要 :
PCI バスで FPGA のコンフィギュレーションを行う場合の許容時間はどのくらいですか。

ソリューション

PCI v3.0 の仕様には、Tpvrh というパラメータが含まれており、power good から RST# のディアサートまでに必要な時間が定義されています。 Tpvrh の値は 100 ms です。 この場合、RST# がディアサートされる前に FPGA のコンフィギュレーションを行うための許容時間は 100 ms です。 つまり、この時間内で FGPA をコンフィギュレーションを行う必要があります。 使用可能なコンフィギュレーション方法から 100 ms 内でコンフィギュレーションを行う方法を選択します。 通常この場合は、セレクト マップ コンフィギュレーション モードを使用する必要があります。 コンフィギュレーション方法の詳細については、使用するデバイスのデータ シートを参照してください。

PCI コアを 64 ビットで使用できるデバイスの場合、RST# がディアサートされるまでにコンフィギュレーションを行う必要があります。そうでない場合には、64 ビット PCI バスを示す REQ64# がアサートされないことがあります。
AR# 5126
日付 12/15/2012
ステータス アクティブ
種類 一般