UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 5128

LogiCORE PCI - S_WRDN 信号が有効な時期について

説明

キーワード : S_WRDN, ADDR_VLD, transaction, トランザクション, 処理

重要度 : 標準

概要 :
PCI32 ユーザー ガイドには、S_WRDN は ADDR_VLD の間有効で、トランザクションすべてが終了するまでホールドされるとあります。 この情報は正確ですか。

ソリューション

S_WRDN は ADDR_VLD のアサート後の次のクロックでサンプルされます。 つまり、High にアサートされると WRITE、Low にアサートされると READ になります。

ADDR_VLD がアサートされるのは、アドレス フェーズ中のみです。S_WRDN は、トランザクションの最後まで安定した値のままです。
AR# 5128
作成日 08/21/2007
最終更新日 12/15/2012
ステータス アクティブ
タイプ 一般