UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51326

Vivado - link_design と synth_design Tcl コマンドの違い

説明

プロジェクトでの link_design と synth_design の使用のタイミングを教えてください。

ソリューション


link_design コマンドは EDIF ネットリストを読み出す場合にのみ使用します。read_edif の後 link_design を実行する主な目的は、EDIF ネットリストをリンクすることです。synth_design を使用するときは link_design は不要です。

synth_design では、最上位モジュールおよびパーツ番号の追加、最上位ファイルへの参照があるデザイン ファイルのリンクが行われます。このデザイン ファイルには RTL ファイルおよび、RLT/ネットリストの混合デザイン ファイルが含まれます。RLT/ネットリストの混合デザイン ファイルでは、synth_design によネットリストが自動的にリンクされるので、link_design は不要です。

詳細は、UG892 の 49 ページにある (Vivado デザイン フローの概要) を参照してください。
AR# 51326
作成日 08/16/2012
最終更新日 08/21/2012
ステータス アクティブ
タイプ 一般
ツール
  • Vivado