UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51351

MIG 7 Series DDR3/DDR2 - ECC_TEST = ON のとき「ERROR:HDL Compiler:532 - Index <71> is out of range [63:0] for signals」 というエラー メッセージが表示される

説明

問題の発生したバージョン : MIG 7 Series v1.5

MIG 7 Series DDR3/DDR2 デザインには、最上位 RTL パラメーター ECC_TEST で制御される ECC セルフテスト機能が含まれています。

デフォルトでは、このパラメーターは OFF に設定されており、DRAM アレイに書き込まれたデータの ECC 部分はユーザー インターフェイスでは確認できません。

ECC ビットに対応する DRAM アレイのビットをテストすることができないため、システム セルフテストでは、これは問題になる可能性があります。

また、ECC 生成および訂正ロジックをテストするためのエラーを送信することもできません。

ECC_TEST を ON に設定すると、DRAM アレイ テスト モードを生成できます。

ECC_TEST が ON の場合、DQ データ バスの幅全体が、ユーザー インターフェイスの読み出しおよび書き込みバッファーを介して拡張されます。

ECC 訂正イネーブルもディアサートされます。
 
しかし、ECC_TEST を ON に設定するため MIG デザインを手動で変更した後、合成中に次のようなエラー メッセージが表示されます。

ERROR:HDLCompiler:532 - "\mig_7series_v1_6\user_design\rtl\ip_top\memc_ui_top_std.v" Line 735: Index <71> is out of range [63:0] for signal <wr_data_mask>.

ソリューション

wr_data_mask が適切な幅で宣言されていない RTL の問題に起因して、この問題が発生します。

問題を回避するには、wr_data_mask の幅を手動で変更します。

変更前 :
 

wr_data_mask [2*nCK_PER_CLK*DATA_WIDTH/8 -1 :0]


変更後 :
 

wr_data_mask  [71 : 0]  

AR# 51351
作成日 10/01/2012
最終更新日 08/18/2014
ステータス アクティブ
タイプ 既知の問題
デバイス
  • Virtex-7
  • Artix-7
  • Kintex-7
IP
  • MIG 7 Series