UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51402

7 Series Integrated Block for PCI Express v1.6 - Artix-7 FPGA の RX_CM_TRIM の設定が正しくない

説明

PCIe コア v1.6 およびそれ以前のバージョンの Artix-7 GTP トランシーバー設定が正しくないため、PCI Express でリンク トレーニング問題が発生します。

ソリューション


PCI Express コア v1.6 以前では、RX_CM_TRIM[3:0] 属性が間違って 3'b010 (250mV 共通モード) に設定されます。 RX_CM_SEL[1:0] = 2'b11 (プログラマブル) の場合、これは正しい設定である 4'b1010 (800mV 共通モード) にアップデートされる必要があります。

この問題は、今後の PCI Express コアのリリースで修正される予定です。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
47852 7 シリーズ FPGA GTP トランシーバー - 既知の問題およびアンサー レコードのリスト N/A N/A
AR# 51402
作成日 08/23/2012
最終更新日 08/27/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Artix-7
IP
  • 7 Series Integrated Block for PCI Express (PCIe)