UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
このページをブックマークに追加
  1. ザイリンクス - All Programmable
  2. サポート
  3. AR# 51432: 14.2 EDK - ChipScope AXI Monitor - ストリーミング インターフェイスに接続するとエラーが発生する

AR# 51432

14.2 EDK - ChipScope AXI Monitor - ストリーミング インターフェイスに接続するとエラーが発生する

説明


ChipScope AXI Monitor をストリーミング インターフェイスに接続すると、次のようなエラー メッセージが表示されます。

ERROR:EDK - Could not connect MONITOR chipscope_axi_monitor_0's RESET MON_AXI_ARESETN to INSTANCE <peripheral>'s RESET port as the latter is itself un-connected
ERROR:EDK - Could not connect MONITOR chipscope_axi_monitor_0's RESET MON_AXI_ACLK to INSTANCE <peripheral>'s RESET port as the latter is itself un-connected

このエラーは、Create/Import Peripheral ウィザードで作成されたペリフェラルも含め、ストリーミング インターフェイスに接続されるペリフェラルで発生します。

ソリューション

このエラーは、ChipScope AXI Monitor のクロック ポートおよびリセット ポートが AXI4-Stream のクロック ポートおよびリセット ポートに関連付けられているために発生します。これらのポートが AXI4-Stream インターフェイスにない場合、AXI Monitor でクロックおよびリセットを接続できません。

この問題の回避策はいくつかあります。

  • AXI Monitor のクロック ポートおよびリセット ポートの接続を変更します。
  • system.mhs に MON_AXI_ARESETN ポートを含めます。
  • リセット信号がデバッグ ターゲット リセット ポートのリセット信号と同じであることを確認します。

BEGIN <peripheral>
PARAMETER INSTANCE = <peripheral_0>
PARAMETER HW_VER = 1.00.a
BUS_INTERFACE M_AXIS = <peripheral>_M_AXIS
BUS_INTERFACE S_AXIS = microblaze_0_M0_AXIS
PORT ACLK = clk_400_0000MHz
PORT ARESETN = proc_sys_reset_0_Interconnect_aresetn
END

BEGIN chipscope_axi_monitor
PARAMETER INSTANCE = chipscope_axi_monitor_0
PARAMETER HW_VER = 3.05.a
PARAMETER C_USE_INTERFACE = 1
BUS_INTERFACE MON_AXI_S = sdfsf_0_M_AXIS
PORT CHIPSCOPE_ICON_CONTROL = chipscope_icon_0_control0
PORT MON_AXI_ACLK=clk_400_0000MHz
PORT MON_AXI_ARESETN = proc_sys_reset_0_Interconnect_aresetn
END
  • AXI Monitor の代わりに ChipScope ILA コアを使用します。
    • XPS での ChipScope ILA コアの使用法は、データシート DS299 『LogiCORE IPChipScope Pro Integrated Logic Analyzer (ILA)』
      を参照してください。
  • MicroBlaze の MPD でクロックおよびリセットの BUSIF タグを拡張し、AXI4-S ポートを含めます。
    • 注記 : MicroBlaze の MPD をザイリンクス ツールのインストール ディレクトリで変更しないでください。
    • MicroBlaze コア <root>:/Xilinx/14.2/ISE_DS/EDK/hw/XilinxProcessorIPLib/pcores/microblaze_v8_40_a をコピーし、プロジェクト ディレクトリの pcore フォルダーに配置します。
    • XPS で microblaze_0 を右クリックして [Delete Instance] をクリックし、[Delete instance but do not remove the nets] をオンにして [OK] をクリックします。
    • [Project] → [Rescan User Repositories] をクックします。
    • [IP Catalog] ビューで [Project Local PCores] → [Processor] を展開表示します。
    • [MicroBlaze] を右クリックして [Add IP] をクリックし、[Yes] をクリックします。
    • ユーザー デザインの関連のコンフィギュレーションを選択します。
    • [Advanced] をクリックし、[Buses] タブで [Number of Steam Links] を 1 に設定して、[OK] をクリックします。
    • [User will make necessary connections and settings] をオンにします。XPS で自動的に接続および設定が指定されるようにもできますが、新しい LMB、BRAM、および BRAM CTRL インスタンスが作成されます。
    • 必要な接続を指定します。
    • [Project] → [Run DRC] をクリックし、エラーがないことを確認します。
AR# 51432
日付 02/14/2013
ステータス アクティブ
種類 一般
デバイス
  • FPGA Device Families
ツール
  • EDK
IP
  • Embedded Processing
  • FPGA Features and Debug