UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51456

Artix-7 FPGA のデザイン アドバイザリのマスター アンサー

説明

デザイン アドバイザリは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

このアンサーでは、Artix-7 FPGA デバイスおよび Artix-7 FPGA デザインに影響するデザイン アドバイザリをリストします。


ソリューション

2017 年 4 月 17 日のデザイン アドバイザリ

(Xilinx Answer 69034)7 シリーズ、UltraScale、および UltraScale+ のデザイン アドバイザリ - 2016.3 より前のバージョンの Vivado に差動 I/O 規格のフライト タイム遅延が含まれていない。

2016 年 10 月 31 日のデザイン アドバイザリ

(Xilinx Answer 68006)2016.1 および 2016.2 ザイリンクス デザイン ツール (Vivado、SDAccel、SDSoC) の write_bitstream に関するデザイン アドバイザリ - マルチスレッドが原因でコンフィギュレーション メモリ セルが正しく設定されない可能性がある


2016 年 3 月 28 日のデザイン アドバイザリ

(Xilinx Answer 66173)デザイン アドバイザリ - Vivado タイミング WNS に関するアラート - 7 シリーズ - BUFR から BUFG のクロック パスにタイミング アークがないためにホールド違反が発生する


2014 年 11 月 10 日のデザイン アドバイザリ

 
(Xilinx Answer 62631)Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない[セキュリティ]

2014 年 6 月 16 日のデザイン アドバイザリ

(Xilinx Answer 59294)GT ウィザードのデザイン アドバイザリ - CPLL が原因で電源を投入したときに 7 シリーズ トランシーバーに電源スパイクが発生する

2014 年 5 月 26 日のデザイン アドバイザリ

(Xilinx Answer 60356)7 Series FPGAs Transceivers Wizard v3.2 またはそれ以前のデザイン アドバイザリ - 必須の XDC 制約アップデート
(Xilinx Answer 60489)7 Series FPGAs Transceivers Wizard v3.2 以前のデザイン アドバイザリ - GTH/GTP プロダクションの RX リセット シーケンスが停止することがある

2014 年 4 月 21 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) およびエンジニアリング サンプル (GES) シリコンの属性アップデート、問題、回避策


2014 年 1 月 27 日のデザイン アドバイザリ

(Xilinx Answer 58162)Artix-7 FPGA ワイヤ ボンド パッケージ デバイスのデザイン アドバイザリ - GTP トランシーバーが使用される際の SelectIO 禁止ピンのリスト


2013 年 9 月 16 日のデザイン アドバイザリ

(Xilinx Answer 57193)Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更)

2013 年 8 月 26 日のデザイン アドバイザリ

(Xilinx Answer 57045)Artix-7/Kintex-7 のデザイン アドバイザリ - CFGBVS をバンク 0 の VCCO に設定する場合、コンフィギュレーションでバンク 14 と 15 を 3.3V または 2.5V にする必要がある

2013 年 8 月 19 日のデザイン アドバイザリ

(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリのアップデート - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

2013 年 5 月 20 日のデザイン アドバイザリ

(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリのアップデート - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

2013 年 5 月 13 日のデザイン アドバイザリ

(Xilinx Answer 55366)7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される
(Xilinx Answer 55791)7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート
(Xilinx Answer 51369)Artix-7 FPGA GTP エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリを ISE 14.5/Vivado 2013.1 の GT ウィザード v2.5 に関する情報でアップデートし、RXLPM_OSINT_CFG 値をアップデート。

2013 年 4 月 15 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリで RX_OS_CFG 値をアップデートし、RX リセット シーケンス、クロック フォワードを使用する場合の GTPE2_COMMON/BIAS_CFG 使用モード、および TX 同期コントローラーの変更セクションを追加

2013 年 4 月 3 日のデザイン アドバイザリ

(Xilinx Answer 55009)7 シリーズ FPGA GTX/GTH/GTP トランーバーのデザイン アドバイザリ - バッファー バイパス モードでの位相アライメントの TX 同期化コントローラーの変更

2013 年 2 月 4 日のデザイン アドバイザリ

(Xilinx Answer 53561)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 製品版シリコンの RX リセット シーケンス要件を追加

2013 年 1 月 21 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリで 1/8 レート、SATA SSC の RXCDR_CFG 設定をアップデートし、PMA_RSV2 を表に追加

2012 年 12 月 24 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリを最新の BIAS_CFG 設定でアップデートし、OOB 使用モードを追加

2012 年 11 月 5 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリにエンジニアリング サンプル (ES) シリコンを追加

2012 年 10 月 29 日のデザイン アドバイザリ

(Xilinx Answer 52193)7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックが発生するとフラッシュ アクセスが BPI 非同期モードになる

2012 年 10 月 1 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバー初期エンジニアリング サンプル (ES) シリコンのデザイン アドバイザリを最新の GTP 属性値でアップデートし、バッファー バイパス使用モードを追加

2012 年 9 月 24 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) およびエンジニアリング サンプル (GES) シリコンの属性アップデート、問題、回避策を最新の GTP 属性値でアップデート

2012 年 9 月 10 日のデザイン アドバイザリ

(Xilinx Answer 51580)14.1/14.2 での 7 シリーズ FPGA タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が正しくない

2012 年 8 月 27 日のデザイン アドバイザリ

(Xilinx Answer 51369)Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 初期 ES シリコンに関する属性のアップデート、問題、および回避策
(Xilinx Answer 51017) Artix-7 GTP Transceiver パワー アップ/パワー ダウンのデザイン アドバイザリ

改訂履歴

2014/05/26アンサー 60356、60489 を追加
2014/04/04アンサー 51369 を更新
2014/01/23アンサー 58162 を追加
2013/09/12アンサー 57193 を追加
2013/08/19アンサー 57045 を追加
2013/08/16アンサー 55009 を更新
2013/05/16アンサー 55009 を更新
2013/05/13アンサー55366 および 55791 を追加し、アンサー 51369 を更新
2013/04/12アンサー 51369 を更新
2013/04/03アンサー 55009 を追加
2013/01/31アンサー 53561 を追加
2013/01/18アンサー 51369 を更新
2012/12/19アンサー 51369 を更新
2012/11/01アンサー 51369 を更新
2012/10/25アンサー 52193 を追加
2012/09/28アンサー 51369 を更新
2012/09/18アンサー 51369 を更新
2012/09/10アンサー 51580 を追加
2012/08/23初版

アンサー レコード リファレンス

マスター アンサー レコード

サブアンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51369 Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (IES) およびエンジニアリング サンプル (GES) シリコンの属性アップデート、問題、回避策 N/A N/A
51017 Artix-7 GTP Transceiver パワー アップ/パワー ダウンのデザイン アドバイザリ N/A N/A
51580 14.1/14.2 での 7 シリーズ タイミング解析のデザイン アドバイザリ - PERIOD 制約の解析でブロック RAM (BRAM) または FIFO コンポーネントのクロック到達時間が不正になる N/A N/A
52193 7 シリーズ BPI マルチブートのデザイン アドバイザリ - フォールバックがあるとフラッシュ アクセスが常に BPI 非同期モードになる N/A N/A
53561 Artix-7 FPGA GTP トランシーバーのデザイン アドバイザリ: プロダクション シリコンの RX リセット シーケンス要件 N/A N/A
55791 7 Series FPGAs Transceivers Wizard のデザイン アドバイザリ - v2.5 のウィザードに必要なアップデート N/A N/A
55366 7 シリーズ FPGA GTX/GTH/GTP トランシーバーのデザイン アドバイザリ - Transceiver Wizard で最適でない RX 終端使用モードが設定される N/A N/A
57045 Artix-7、Kintex-7 のデザイン アドバイザリ - CFGBVS をバンク 0 の VCCO に設定する場合、コンフィギュレーションでバンク 14 および 15 を 3.3V または 2.5V にする必要がある N/A N/A
57193 Artix-7、Kintex-7、Virtex-7、Zynq-7000 パッケージのデザイン アドバイザリ - 7 シリーズの熱抵抗値 (Theta-JA、Theta-JB、Theta-JC) をさらに正確な値にアップデート (多くは大幅に変更) N/A N/A
58162 Artix-7 FPGA ワイヤ ボンド パッケージ デバイスのデザイン アドバイザリ - GTP トランシーバーが使用される際の SelectIO 禁止ピンのリスト N/A N/A
62631 Vivado 2014.3 のデザイン アドバイザリ - 7 シリーズおよび UltraScale FPGA の eFUSE レジスタが正しくプログラムされない N/A N/A

関連アンサー レコード

AR# 51456
日付 01/06/2020
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
このページをブックマークに追加