UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

このページをブックマークに追加

AR# 51519

14.3 PlanAhead - PAD レポートで差動 LVDS ペアの P 側が入力、N 側が出力として間違ってレポートされる

説明


7 シリーズ アーキテクチャを使用している場合、ISE または PlanAhead ツールからの PAD レポートで、差動ペアが正しくレポートされていないことが確認されました。

P 側は入力として正しくレポートされていますが、N 側は出力として間違ってレポートされています。


ソリューション


7 シリーズ アーキテクチャをターゲットにしているとき PlanAhead でこの問題が発生することがわかっています。これは、レポート プロセスのみに影響し、デザインには問題はありません。

この問題は、PlanAhead 14.4 で修正されています。
AR# 51519
日付 12/12/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Artix-7
  • Virtex-7
ツール
  • PlanAhead - 14.1
  • PlanAhead - 14.2