2. サポート
  3. AR# 5154: FPGA Configuration - Is it possible to stop CCLK during configuration?
  4. AR# 51543: Vivado で特定の DRC チェックをディスエーブルにする方法

AR# 51543

Vivado で特定の DRC チェックをディスエーブルにする方法

説明

個々の DRC チェックをルール名を使用してディスエーブルにするプロパティを設定することはできますか。

ソリューション

はい、可能です。

たとえば、次のプロパティを使用して CSCL-1 ルールをディスエーブルにできます。
set_property IS_ENABLED 0 [get_drc_checks {CSCL-1}]
AR# 51543
日付 01/20/2015
ステータス アクティブ
種類 一般
デバイス
ツール