AR# 51564

Virtex-7 HT FPGA GTZ トランシーバーのパワーアップ/パワーダウン

説明

このアンサーでは、Virtex-7 HT FPGA GTZ トランシーバーのパワー アップ/パワー ダウン シーケンスに関する推奨事項を説明します。

ソリューション

推奨されるパワー アップ/パワー ダウン シーケンス :
電流引き込みを最小にするには、 VMGTZAVCCL を VMGTZAVCC の前に投入します。VMGTZAVCCH には推奨されるシーケンスはありません。電流引き込みを最小にするために推奨されるパワーオフ シーケンスは、パワーオン シーケンスの逆です。VMGTZAVCC を VMGTZAVCCL の前に投入すると、VMGTZAVCCL がパワー アップされるまで、VMGTZAVCC の電流引き込みが トランシーバーごとに 220mA 増加する可能性があります。
AR# 51564
日付 09/11/2012
ステータス アクティブ
種類 一般
デバイス