UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51564

Virtex-7 HT FPGA GTZ トランシーバーのパワーアップ/パワーダウン

説明

このアンサーでは、Virtex-7 HT FPGA GTZ トランシーバーのパワー アップ/パワー ダウン シーケンスに関する推奨事項を説明します。

ソリューション

推奨されるパワー アップ/パワー ダウン シーケンス :
電流引き込みを最小にするには、 VMGTZAVCCL を VMGTZAVCC の前に投入します。VMGTZAVCCH には推奨されるシーケンスはありません。電流引き込みを最小にするために推奨されるパワーオフ シーケンスは、パワーオン シーケンスの逆です。VMGTZAVCC を VMGTZAVCCL の前に投入すると、VMGTZAVCCL がパワー アップされるまで、VMGTZAVCC の電流引き込みが トランシーバーごとに 220mA 増加する可能性があります。
AR# 51564
作成日 08/30/2012
最終更新日 09/11/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Virtex-7 HT