UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51567

MIG 7 Series QDRII+ - MIG QDRII+ コアでの CQ および CQ# の使用方法

説明

MIG QDRII+ 読み出しデータ パスで CQ および CQ# のメモリ読み出しクロックはどのように使用されますか。

ソリューション

一般的に CQ/CQ# メモリ読み出しクロックは差動入力として使用できますが、MIG 7 Series QDRII+ デザインではできません。MIG では、CQ/CQ# は 2 つのシングルエンド入力として処理され、CQ および CQ# は異なる状況で異なるコンポーネントを駆動します。CQ/CQ# はどちらも BUFMR を介して配線されますが、QDRII+ コンポーネントの読み出しレイテンシ値に従って、PHASER_IN または PHASER_OUT の PHASERREFCLK 入力を駆動します。PHASER_IN は ISERDES の CLK および CLKDIV 入力を供給し、PHASER_OUT は ISERDES の CLKB 入力を供給します。

QDRII+ コンポーネントに 2.0 サイクルの読み出しレイテンシがある場合、CQ は立ち上がりエッジ データをサンプルするのに使用され、CQ# は立ち下がりエッジ データに使用されます。QDRII+ コンポーネントに 2.5 サイクルの読み出しレイテンシがある場合、 CQ# は立ち上がりエッジ データ、CQ は立ち下がりエッジ データに使用されます。

AR# 51567
作成日 08/30/2012
最終更新日 09/05/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
ツール
  • ISE Design Suite - 14.2
IP
  • Memory Interface and Controller