AR# 51567

説明

ソリューション

一般的に CQ/CQ# メモリ読み出しクロックは差動入力として使用できますが、MIG 7 Series QDRII+ デザインではできません。MIG では、CQ/CQ# は 2 つのシングルエンド入力として処理され、CQ および CQ# は異なる状況で異なるコンポーネントを駆動します。CQ/CQ# はどちらも BUFMR を介して配線されますが、QDRII+ コンポーネントの読み出しレイテンシ値に従って、PHASER_IN または PHASER_OUT の PHASERREFCLK 入力を駆動します。PHASER_IN は ISERDES の CLK および CLKDIV 入力を供給し、PHASER_OUT は ISERDES の CLKB 入力を供給します。

QDRII+ コンポーネントに 2.0 サイクルの読み出しレイテンシがある場合、CQ は立ち上がりエッジ データをサンプルするのに使用され、CQ# は立ち下がりエッジ データに使用されます。QDRII+ コンポーネントに 2.5 サイクルの読み出しレイテンシがある場合、 CQ# は立ち上がりエッジ データ、CQ は立ち下がりエッジ データに使用されます。