AR# 51596

7 Series/Virtex-6/Spartan-6 Integrated Block および Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリ

説明

デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。

ソリューション

PCI Express のソリューション センターについては、(ザイリンクス アンサー 34536) を参照してください。

(ザイリンクス アンサー 56891) - 7 Series FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33775) - Virtex-6 FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33776) - Spartan-6 FPGA Integrated Block Wrapper for PCI Express のデザイン アドバイザリ
(ザイリンクス アンサー 33580) - Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリ

注記 : 7 Series FPGA Integrated Block Wrapper for PCI Express の場合は、コアのリリース ノートを参照してください。

これは、その他のザイリンクス PCI Express コアがそのコアのリリースにノートにリストされることを示すデザイン アドバイザリです。

改訂履歴
2012/09/03 - 初版

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
34536 ザイリンクス PCI Express ソリューション センター N/A N/A
AR# 51596
日付 02/06/2015
ステータス アクティブ
種類 デザイン アドバイザリ
IP