AR# 51597

Endpoint Block Plus Wrapper for PCI Express - マスター アンサー

説明

Virtex-5 Endpoint Block Plus Wrapper for PCI Express コアのこのマスター アンサーでは、各コア バージョンに対するリリース ノート、デザイン アドバイザリ、既知の問題、および一般情報をすべてリストしています。

_________________________________________________
このアンサーは PCI Express ソリューション センター
(Xilinx Answer 34536) - PCI Express のザイリンクス ソリューション センターから抜粋したものです。

ソリューション

リリース ノート :

(Xilinx Answer 23985) LogiCORE Block Plus Endpoint for PCI Express v1.1 - 8.2i IP アップデート 2 LXT 補足 (8.2i_IP2_LXTsup) のリリース ノートおよび既知の問題
(Xilinx Answer 24603) LogiCORE Endpoint Block Plus for PCI Express v1.2 および v1.2.1 - 9.1i IP アップデート 1 (9.1i_IP1) および 9.1i IP アップデート 2 (9.1i_IP2) のリリース ノートと既知の問題
(Xilinx Answer 25162) LogiCORE Endpoint Block Plus v1.3 for PCI Express - 9.1i IP アップデート 3 (9.1i_IP3) でのリリース ノートおよび既知の問題
(Xilinx Answer 25493) LogiCORE Endpoint Block Plus v1.4 for PCI Express - 9.2i IP アップデート 1 (9.2i_IP1) のリリース ノートおよび既知の問題
(Xilinx Answer 29468) LogiCORE Endpoint Block Plus v1.5 for PCI Express - 9.2i IP Update 2 (9.2i_IP2) のリリース ノートおよび既知の問題
(Xilinx Answer 30120) Endpoint Block Plus Wrapper for PCI Express v1.6 および v1.6.1 - ISE 10.1 初期 IP 3 (IP_10.1.0) のリリース ノートおよび既知の問題
(Xilinx Answer 30632) Endpoint Block Plus Wrapper for PCI Express v1.7 および v1.7.1 - ISE 10.1 IP アップデート 1 (IP_10.1.1) のリリース ノートおよび既知の問題
(Xilinx Answer 30980) Endpoint Block Plus Wrapper v1.8 for PCI Express - ISE 10.1 IP アップデート 2 (IP_10.1.2) のリリース ノートおよび既知の問題
(Xilinx Answer 31572) Endpoint Block Plus Wrapper for PCI Express v1.9、v1.9.1、v1.9.2、v1.9.3、および v1.9.4 - ISE 10.1 IP アップデート 3 (IP_10.1.3) のリリース ノートおよび既知の問題
(Xilinx Answer 32274) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - ISE 11.1 でのリリース ノートおよび既知の問題
(Xilinx Answer 32741) Endpoint Block Plus Wrapper v1.11 for PCI Express - ISE Design Suite 11.2 でのリリース ノートおよび既知の問題
(Xilinx Answer 33278) Endpoint Block Plus Wrapper v1.12 for PCI Express - ISE Design Suite 11.3 でのリリース ノートおよび既知の問題
(Xilinx Answer 33762) Endpoint Block Plus Wrapper v1.13 for PCI Express - ISE Design Suite 11.4 でのリリース ノートおよび既知の問題
(Xilinx Answer 35321) Endpoint Block Plus Wrapper v1.14 for PCI Express - ISE Design Suite 12.1 でのリリース ノートおよび既知の問題
(Xilinx Answer 42760) Endpoint Block Plus Wrapper v1.15 for PCI Express - ISE Design Suite 13.2 でのリリース ノートおよび既知の問題

デザイン アドバイザリ :

(Xilinx Answer 33580) Virtex-5 FPGA Endpoint Block Plus Wrapper for PCI Express のデザイン アドバイザリのマスター アンサー
(Xilinx Answer 34444) Endpoint Block Plus Wrapper v1.13 for PCI Express のデザイン アドバイザリ - リンク パートナーのデータ制限のある完了クレジット出力が原因で転送が停止する
(Xilinx Answer 33699) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - レーン 7 の極性が反転しているとコアが x8 としてトレーニングされない
(Xilinx Answer 33534) Endpoint Block Plus for PCI Express Wrapper v1.12 for PCI Express のデザイン アドバイザリ - Block Plus ラッパーのソース コードを Synplify で使用する方法
(Xilinx Answer 33411) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - ウォーム リセットの後に trn_tdst_rdy_n のディアサートが原因で TX 方向が永久的に停止してしまう
(Xilinx Answer 33709) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - タイミング クロージャの向上
(Xilinx Answer 33710) Endpoint Block Plus Wrapper v1.12 for PCI Express のデザイン アドバイザリ - trn_rnp_ok_n のディアサート期間が長くなるとコンプリーション パケットがコア内で阻止される


既知の問題/一般情報 :

(Xilinx Answer 30124) Endpoint Block Plus Wrapper for PCI Express - パッチのアップデート
(Xilinx Answer 31164) Endpoint Block Plus Wrapper v1.8 for PCI Express - MPS が 128 または 256 バイトに設定されていると、Expansion ROM BAR をディスエーブルにする回避策が原因で受信 TLP ビット エラーが発生する
(Xilinx Answer 31460) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - CORE Generator のカスタマイズ GUI の 7 ページ目で FXT デバイスのデフォルトの TXPREEMPHASIS 値が不正
(Xilinx Answer 32091) Endpoint Block Plus Wrapper v1.11 for PCI Express - 長さが 64 バイト以上の完了がダウンストリーム ポート モデルでドロップされる
(Xilinx Answer 32727) Endpoint Block Plus Wrapper v1.11 for PCI Express - 予測可能 IP 配置制約により MAP でエラーが発生する
(Xilinx Answer 32946) Endpoint Block Plus Wrapper v1.11 for PCI Express - x1 board_dual.v の構文エラーによりシミュレーション エラーが発生する
(Xilinx Answer 33850) Endpoint Block Plus Wrapper v1.13 for PCI Express - コンフィギュレーション空間レジスタの読み出しおよび書き込みが完了しない
(Xilinx Answer 34706) Endpoint Block Plus Wrapper v1.15 for PCI Express - リンク パートナー広告の制限完了データ クレジットと接続するとき、TX インターフェイスのパケットの接続を解除すると、送信インターフェイスが停止する
(Xilinx Answer 37246) Endpoint Block Plus Wrapper v1.14 for PCI Express - 1 つ前のパケットが受信ブロック RAM に書き込まれる間に 8b10b エラーが発生すると、入力パケットが失われる可能性がある
(Xilinx Answer 31210) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - Legacy Interrupt を生成すると Interrupt Status ビットが設定されない
(Xilinx Answer 31211) Endpoint Block Plus Wrapper v1.12 for PCI Express - リンクが L0s に遷移すると BAR 設定がリセットされる
(Xilinx Answer 31646) Endpoint Block Plus Wrapper v1.14 for PCI Express - デュアル コアの UCF 問題
(Xilinx Answer 31647) Endpoint Block Plus Wrapper v1.12 for PCI Express - デュアル コアの implement_dual.bat ファイルがない
(Xilinx Answer 31843) Endpoint Block Plus Wrapper v1.9 for PCI Express - 電力制御が D0 -> D3hot -> D0 のように遷移すると転送が停止する
(Xilinx Answer 31850) Endpoint Block Plus Wrapper v1.12 for PCI Express - シミュレーション テストベンチでデバイス制御レジスタへの書き込みアドレスが間違っている
(Xilinx Answer 33400) Endpoint Block Plus Wrapper v1.12 for PCI Express - ModelSim シミュレーションで wave dump から多数の信号が削除される
(Xilinx Answer 33401) Endpoint Block Plus Wrapper v1.12 for PCI Express - 「ERROR:sim:159 - An internal error has occurred - when disabling TX_DIFF_BOOST」というエラー メッセージが表示される
(Xilinx Answer 33410) Endpoint Block Plus Wrapper v1.12 for PCI Express - PIO_EP.v ファイルのモジュール宣言と 64 ビット インターフェイスの ifdef 宣言のために ISE Project Navigator との互換性の問題が発生する
(Xilinx Answer 33421) Endpoint Block Plus Wrapper v1.11 for PCI Express - x2 レーンの Virtex-5 FXT または TXT 用に生成されたコアがリンク アップしない
(Xilinx Answer 33937) Endpoint Block Plus Wrapper for PCI Express - ラッパー ファイルの合成中に implement.sh[bat] ファイル エラーが発生する
(Xilinx Answer 33939) Endpoint Block Plus Wrapper for PCI Express v1.12 以降 - Block Plus ラッパー ファイルの NGC ファイルを作成する方法
(Xilinx Answer 51600) Endpoint Block Plus Wrapper v1.15 for PCI Express - x8 コンフィギュレーションの場合サンプル デザイン シミュレーションがエラーになる
(Xilinx Answer 42368) Virtex-5 Integrated PCI Express Block Plus - リンク トレーニングの問題のデバッグ ガイド
(Xilinx Answer 46888) Virtex-5 Endpoint Block Plus for PCI Express - ダウンストリーム ポート モデルおよび PIO サンプル デザイン付きの『デバッグおよびパッケージ解析ガイド』について
(Xilinx Answer 47109) Virtex-5 Endpoint Block Plus for PCI Express - cfg_interrupt_mmenable 信号の値
(Xilinx Answer 30107) Endpoint Block Plus Wrapper for PCI Express - PIO サンプル デザインを実行するときの出力
(Xilinx Answer 31376) Endpoint Block Plus Wrapper v1.8 for PCI Express - リンクアップ後に最初に送信される完了で送信ロックアップが発生する
(Xilinx Answer 31419) LogiCORE Endpoint Block Plus for PCI Express - ML555 がシステムで認識されない (ML555 ボードのピン配置)
(Xilinx Answer 31704) Endpoint Block Plus Wrapper for PCI Express v1.10 および v1.10.1 - v1.8 XCO を v1.9 にインポートすると「Error:sim228 -An Invalid core configuration has been detected during Customization.」というエラー メッセージが表示される
(Xilinx Answer 34183) Endpoint Block Plus Wrapper v1.13 for PCI Express - ソース ファイルから NGC ファイルを生成する方法
(Xilinx Answer 29236) Endpoint Block Plus Wrapper for PCI Express - 拡張 ROM をターゲットとする要求へのユーザー アプリケーションの応答方法 (起動プロセス中にシステムが停止する)
(Xilinx Answer 31284) Endpoint Block Plus Wrapper v1.9 for PCI Express - MSI 制御レジスタの Per Vector Masking ビットが不正に 1'b1 に設定される
(Xilinx Answer 32270) Endpoint Block Plus Wrapper v1.9 for PCI Express - Virtex-5 FXT (GTX RocketIO) で同期リンク以外のリンクを使用するとデータ エラーが発生する
(Xilinx Answer 33643) Endpoint Block Plus Wrapper v1.12 for PCI Express - コアを Project Navigator でインプリメントできない
(Xilinx Answer 36783) Endpoint Block Plus Wrapper v1.14 for PCI Express - 有限コンプリーション属性が正しく設定されない

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
3066 96 DATA BOOK: XC3064A/L, XC3164A/L, XC3O90A/L, XC3190A/L I/O pins misprint N/A N/A
3076 Foundation F1.3/F1.4, XC9500, XVHDL: Macro pass-through signals trimmed away or tied to VCC/GND. N/A N/A
3002 Foundation F1.x Project Manager: Very slow when launching under Win95 N/A N/A
30120 Endpoint Block Plus Wrapper for PCI Express v1.6 および v1.6.1 - ISE 10.1 初期 IP 3 (IP_10.1.0) のリリース ノートおよび既知の問題 N/A N/A
N/A N/A
30092 9.2.01.1028 System Generator for DSP - How do I install the plugin for the XtremeDSP Development Board Spartan-3A DSP Edition and the Spartan-3A DSP Video Starter Kit? N/A N/A
30090 Virtex-5 System Monitor - DRP での DENの動作 N/A N/A
30091 9.2i MAP - SmartGuide: "FATAL_ERROR:Pack:pksbashapemerge.c:259:1.26.34.1" N/A N/A
30096 9.2i iMPACT - "ERROR: iMPACT:583" for XC4VFX40 devices N/A N/A
3009 2.1i Design Manager - Core dumps when using Exceed/W N/A N/A
30151 LogiCORE Fibre Channel Arbitrated Loop v2.3 - Release Notes and Known Issues for ISE 10.1 Initial IP Update (IP_10.1.0) N/A N/A
30150 LogiCORE Fibre Channel v3.3 - Release Notes and Known Issues for ISE 10.1 Initial IP Update (IP_10.1.0) N/A N/A
N/A N/A
30813 10.1 UniSim/SimPrim-: # Warning : Address DADDR=1010110 is unsupported at DCM_ADV N/A N/A
30810 LogiCORE Multiplier v10.1 - Why are the Block Memory resource estimations in accurate for my contact-coefficient multiplier with a large constant, and the large A input? N/A N/A
N/A N/A
30535 10.1 CORE Generator - FIR Compiler v3.2 のグラフのテキストが消える N/A N/A
30539 10.1 Floorplan Editor - Floorplan Editor uses old date when UCFs are added/removed from project N/A N/A
N/A N/A
30637 11.1 EDK - My 3rd-party RTOS seems to have sub-optimal performance on the PPC440 in Virtex-5 FPGA N/A N/A
N/A N/A
30896 10.1 Constraints Editor - Creating a "pad to setup" constraint crashes ISE N/A N/A
30894 10.1 Constraint Editor - Cannot create Net TING constraint without referencing a TIMER N/A N/A
30895 10.1 Constraints Editor - Double clicking on pad-to-setup windows does not work N/A N/A
30893 10.1 Constraint Editor crashes when disabling / enabling constraints N/A N/A
30891 10.1 ISE - Project Navigator (_pn.exe) crashes on startup using Windows Vista Business Service Pack 1 64-bit N/A N/A
N/A N/A
30958 Virtex-5 GTX RocketIO SIS キット - MGTAVTTX であるはずの GTX REFCLK 電源が MGTAVCCPLL とラベルされる N/A N/A
30953 Virtex-5 GTX RocketIO - DFE クロック遅延キャリブレーション上書き N/A N/A
30954 Virtex-5 GTX RocketIO Wizard v1.4 - Release Notes and Known Issues for ISE 10.1 IP Update 2 (IP_10.1.2) N/A N/A
30951 Virtex-4 GT11 RocketIO - Reducing receive inter-lane skew through use of RXSYNC for channel bonded applications. N/A N/A
N/A N/A
30362 10.1 PACE : スピード グレードが -4Q の Spartan-IIE または Spartan-3E/-3A デバイスを読み込むことができない N/A N/A
30360 10.1 Floorplanner - Crashes when the cursor is placed over an assigned pin N/A N/A
30361 10.1 Floorplan Editor - IOStandard を変更できない N/A N/A
30369 10.1 Constraint System - Lack of error numbers and UCF line numbers for constraint syntax issues N/A N/A
30366 10.1 Floorplan Editor - Spartan-3、Spartan-3A、Spartan-3AN、Spartan-3A DSP デバイス用の Vref ピンすべてと右側の I/O ピンが表示されない N/A N/A
30364 10.1 Constraints Editor - Unable to create constraints for EDIF project N/A N/A
3036 M1.3 Map - Map will not push buffer (or logic optimized to buffer) forward into closed FMAP (MAP=PUC or PLC) N/A N/A
30778 10.1 EDK - 「ERROR: Could not find BestRun in system_xplorer.rpt」というエラー メッセージが表示される N/A N/A
N/A N/A
3013 FPGA Express 1.2/Foundation 1.3: Creating HDL Macros with FPGA Express 1.2 for Placement on a Foundation 1.3 Top-Level Schematic N/A N/A
30233 10.1 Floorplan Editor - New UCF gives HierarchicalDesignC:124 error on save N/A N/A
3023 Foundation State Editor: How to modify encoding scheme for State Machines (ie, one-hot)? N/A N/A
30821 ChipScope Pro - Analyzer always opens ChipScope bin directory as default search path N/A N/A
30829 10.1 ChipScope Pro - When using the IBERT parameter sweep console, I receive "Error on get Sweep Test Result file" and some of my results are missing N/A N/A
30822 10.1 ChipScope Pro IBERT - IBERT コアでの Virtex-5 SX240T のサポート N/A N/A
30827 10.1 ChipScope Pro - Cannot launch Agilent Serial Link Optimizer from the Analyzer GUI N/A N/A
30828 10.1 ChipScope Pro IBERT - When I use the Parameter Sweep feature, the ".csv" file misnumbers the first iteration and skips the last iterations N/A N/A
30825 10.1 ChipScope Pro Analyzer - Changing a VIO output type from "text" to "toggle" also changes the value N/A N/A
30826 10.1 ChipScope Pro - The Analyzer IBERT console "Edit Ports" dialog tab is incorrectly labeled "Attribute name" N/A N/A
30823 10.1 ChipScope Pro IBERT - Change to the GTP/GTX RX Coupling description N/A N/A
30824 10.1 ChipScope Pro - In the Analyzer GUI, the closing "x" in Configure Dialog does not work N/A N/A
3082 CPLD : XC9500: obtaining Fcnt (operating freq for 16 bit counters) N/A N/A
30923 Virtex-5 - コンフィギュレーション後に SPI フラッシュにアクセスする方法 N/A N/A
30929 XtremeDSP Development Kit-IV - Why is there no timing diagram for a Single Write Transfer? N/A N/A
3092 Foundation F1.3 State Editor: when selecting HOLD for Unsatisfied Conditions, selection not kept. N/A N/A
30401 LogiCORE Block Memory Generator v2.7 - GUI crashes with certain Write Depth and Write Width values N/A N/A
3040 3.1i CORE Generator - Sample COREGen .coe coefficient files for a PDA FIR filter, RAM and ROM. N/A N/A
30502 10.1 Timing Anlaysis - Can you TIG the path from the Tristate of IOB to input? N/A N/A
30503 11.1 Known Issue, Timing Analyzer - Multiple UCF files do not show up in Timing Analyzer N/A N/A
30508 10.1 Timing Analyzer - Timing Analyzer does not notify me when it is out of sync with UCF changes N/A N/A
30501 System Generator for DSP - Error "Unable to load model file.." occurs when trying to open mdl file N/A N/A
30506 11.1 Known Issue - Timing Analyzer - Timing Analyzer fails to open Constraint Editor for a design with multiple UCF files N/A N/A
30507 10.1 Constraints Editor - Does not show available block RAM FIFOs of FFs in "Group by Element Type" Dialog N/A N/A
30504 10.1 Constraints Editor - I/O timing wizard displays a black window N/A N/A
30505 10.1 Timing Analyzer - Closing Timing Analyzer produces temporary file names for unsaved reports N/A N/A
30647 LogiCORE Ethernet 1000BASE-X PCS/PMA or SGMII v9.1 - Virtex-5 GTX VCS Verilog functional and timing simulation errors out and does not complete N/A N/A
30646 10.1 SimPrims - X_IDELAY の出力が VCS Verilog シミュレーションで X (不明) となる N/A N/A
30642 10.1 EDK - Why does the chipscope_icon_v1.02a use BUFGs even though I set use_bufg = false? N/A N/A
3064 M1.3 Translate: OPTX error:x4kdr: 7 ---netcheck: Macros instantiated in ABEL. N/A N/A
30373 ISE - Issues with Microsoft Windows Vista User Access Control (UAC) N/A N/A
30371 10.1 Floorplan Editor - Area Group ranges are incorrectly written N/A N/A
30372 12.1 Install - 32-bit cable drivers do not work on a 64-bit operating system N/A N/A
30370 10.1 Constraints Editor - OFFSET IN (Clock to Setup) Wizard does not provide "ns" as valid values N/A N/A
3037 M1 PLD_EDIF2SIM, PLD_XNF2SIM, PLD_EDIF2TIM - "Error: Could Not find the External part "$SIMPRIMS/___"" N/A N/A
30470 10.1 Timing Analyzer - The tool complains about constraint lines that no longer exist in source UCF N/A N/A
N/A N/A
30007 Install - "This program might not have installed correctly" message occurs at the end of Xilinx software installation on Vista N/A N/A
30008 9.2.01 System Generator for DSP - Why do I receive errors when I use the custom compilation targets from System Generator examples folder as described by "Creating Compilation Targets" in the help? N/A N/A
30006 9.2i EDK, MPMC v3.00b - ERROR:LIT:297 - BUFG or BUFGCTRL are the only valid components that can drive REFCLK pin N/A N/A
3000 CPLD XC9500 Family - Why do the XC9500 family libraries have pull-up elements? N/A N/A
30109 9.2i EDK - Create/Import Peripheral Wizard (CIP) - HDL Parser errors detected N/A N/A
30106 Spartan-3A/-3AN/-3A DSP - BSDL design warnings might not be in the .bsd file N/A N/A
3010 FPGA Express: Instantiating an EDIF from a Foundation Schematic into a top-level FPGA Express Verilog or VHDL Design N/A N/A
3024 DATA BOOK: Timing data applied to Commercial, Industrial, and Military devices N/A N/A
3034 Foundation Simulator: How to print a specific range of the simulation waveform N/A N/A
3007 XABEL, Foundation 3.1i - The AHDL2BLF or BLIFOPT step runs indefinitely during the ABL2EDIF process N/A N/A
30939 LogiCORE Serial RapidIO v4.3 - Core LCSBA implementation removes 64 MB of possible addressing space N/A N/A
30930 ChipScope Pro Virtex-5 SIOTK - PMA_RX_CFG default setting N/A N/A
30936 12.1 ISE - XST、NGDBuild などを実行すると複数のプロセスが起動する N/A N/A
N/A N/A
30452 10.1 EDK - Error: "xps_iic INSTANCE: - /proj/dir/my_proj/system.mhs line 85 - could not find the MPD!" N/A N/A
30450 10.1 iMPACT - When generating an SVF for an XCFxxP PROM, following message occurs: "The operation did not complete successfully" N/A N/A
30458 Synplify - Virtex-5 FXT デバイスをサポートするバージョン N/A N/A
N/A N/A
30510 9.2.01 - System Generator for DSP - What happened to the virtual platform option that allowed me to simulate my EDK Processor block with software in System Generator? N/A N/A
30612 9.2i - iMPACT - Shows warning message while generating the SPI PROM file for Automotive Spartan-3E devices N/A N/A
N/A N/A
30878 13.1 EDK - CPU リセット後ソフトウェア アプリケーションが正しく動作しない N/A N/A
AR# 51597
日付 01/28/2016
ステータス アクティブ
種類 一般
IP