UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51610

14.2 Zynq - UART FIFO のデータ幅

説明


『Zynq テクニカル リファレンス マニュアル』の UART の章には、次のような記載があります。

> TxFIFO の最大データ幅は 8 ビットです。

しかし、レジスタのリストでは FIFO レジスタのビット 15:0 が使用可能であるとなっています。
読み出しおよび書き込み用の FIFO レジスタの幅を教えてください。

ソリューション

8 ビットです。7:0 を使用してください。 Zynq-7000 のマニュアルは、今後のリリースで更新される予定です。

AR# 51610
作成日 09/04/2012
最終更新日 09/06/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000
ツール
  • EDK