AR# 51616

Zynq-7000 サンプル デザイン - EMIO を介した GMII イーサネット

説明

サンプル デザインでは、EMIO GMII インターフェイスが FMC カードで使用される FPGA I/O にイーサネット PHY を介して配線されています。この例では、Inreviun TDS-FMCL-PoE カードが使用されています。代替ボードとして Inrevium FMCL-GLAN カードも使用できます。FMC ピン配置は、ボードによって異なります。

注記: サンプル デザインはアンサーに添付されており、またアンサーの本文には Zynq-7000 で特定の機能をテストするための技術情報が記載されています。コードの抜粋、スナップショット、図、またはザイリンクス ツールの特定バージョンでインプリメントされたデザインなどが記載されています。これらのヒントを今後のザイリンクス ツール リリースにアップデートして、サンプル デザインを必要に応じて修正することも可能です。これらのサンプル デザインに対するサポートには制限があります。

インプリメンテーションの詳細
デザイン タイプPS および PL
ソフトウェア タイプ

LwIP を使用するスタンドアロン。

Linux でもテストされています。Linux では、PHY インターフェイスを GMII に設定するパッチが必要です。Linux では、デフォルトで外部 PHY が RGMII に設定されます。

CPUシングル CPU
PS 機能DDR、ETH0
PL コアカスタム GMII 同期 pcore
ボード/ツールZC702、FMCL-PoE
ザイリンクス ツール バージョンEDK 14.2
その他の詳細--
アドレス マップ
ベース アドレスサイズバス インターフェイス
BRAM0x412000004KS_AXI
提供されているファイル
ZC702_Eth_EMIO_GMII_142.zip
カスタム pcore を含むアーカイブされた XPS プロジェクト
ブロック図
Capture.JPG
Capture.JPG


 

ソリューション

 
カスタム GMII Sync pcore では、FPGA インターフェイスと EMIO インターフェイスのタイミングが同期化されます。どちらのインターフェイスも GMII を使用しています。1000 Mbps モードのみがサポートされます。スピード検出はありません。ZC702 200 MHz システム クロックを使用して、イーサネット コアおよび FMC の PHY 用の 125 MHz GTX クロックを生成します。
カスタム pcore は、CORE Generator のイーサネット GMII ラッパーに基づいています。PLL を使用して、RX クロックのスキューを調整できます。


Step by Step Instructions

1.       XPS で XMP ファイルを開きます。
2.       ビットストリームを生成します。
3.       SDK にデザインをエクスポートします
4.       SDK を開き、新規ワークスペースを作成します。
5.       echo server テンプレートを基に新しい C アプリを作成します。
6.       FMCL-PoE ボードを ZC702 の FMC2 に接続します。J12 が着装されている必要があります。
7.       JTAG、UART、およびイーサネット ケーブルを接続します。
8.       ZC702 ボードに電源を投入します。
9.       SDK から echo server アプリケーションを実行します。
結果

FMC カードに対して ping を実行し、echo server アプリケーションをテストできるはずです。 
 

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
ZC702_Eth_EMIO_GMII_142.zip 131 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51779 Zynq-7000 SoC - サンプル デザインおよびテクニカル ヒント N/A N/A
AR# 51616
日付 06/08/2020
ステータス アクティブ
種類 一般
デバイス
ツール
Boards & Kits