デザイン アドバイザリ アンサーは、現在進行中のデザインに影響を与える問題に対して作成され、ザイリンクス アラート通知システムに含められます。
デザイン アドバイザリ アンサーは、現在作業中のデザインに関する重要な問題に関する情報が記載されています。
ザイリンクス アラート通知システムで特定のシリコン ファミリを設定しておくと、関連する HSSIO デザイン アドバイザリがあればメールで通知されます。
ザイリンクス アラート通知のプリファレンスは、http://japan.xilinx.com/support/myalerts から変更できます。
デザイン アドバイザリ マスター アンサー レコード
| (Xilinx Answer 61930) | Virtex UltraScale FPGA のデザイン アドバイザリ マスター アンサー |
| (Xilinx Answer 51456) | Artix-7 FPGA のデザイン アドバイザリのマスター アンサー |
| (Xilinx Answer 42944) | Virtex-7 FPGA のデザイン アドバイザリのマスター アンサー |
| (Xilinx Answer 42946) | Kintex-7 FPGA のデザイン アドバイザリのマスター アンサー |
| (Xilinx Answer 34856) | Spartan-6 FPGA のデザイン アドバイザリのマスター アンサー |
| (Xilinx Answer 34565) | Virtex-6 FPGA のデザイン アドバイザリ マスター アンサー |
| Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
|---|---|---|---|
| 37181 | ザイリンクス高速シリアル I/O ソリューション センター | N/A | N/A |