"> AR# 51635: ザイリンクス MIG 7 Series ソリューション センター - デザイン アシスタント - 合成/インプリメンテーションの使用およびデバッグ

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51635

ザイリンクス MIG 7 Series ソリューション センター - デザイン アシスタント - 合成/インプリメンテーションの使用およびデバッグ

説明

このアンサーは MIG 7 Series デザイン アシスタントの一部で、MIG 7 Series デザインの合成およびインプリメンテーションについて説明します。特定の質問に関連する情報を次のリンクから選択してください。

注記 : このアンサーは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション

合成およびインプリメンテーション エラーのデバッグの一般的な流れは次のとおりです。
mig_imp_debug_flow.JPG
mig_imp_debug_flow.JPG

問題のない合成およびインプリメンテーション
ISE - ISE Design Suite で MIG 7 Series コアを生成およびインプリメントするためのフローは複数サポートされています。
  1. スタンドアロンの CORE Generator でコアを生成します。MIG 7 Series ツールで生成されたサンプル デザインには合成/インプリメンテーションのスクリプト ファイルが含まれています。サンプル デザインおよびユーザー デザインの両方にユーザー制約ファイル (.ucf) があります。これらのファイルは、ターゲット デザインを合成およびインプリメントし、ビットストリームを生成するために使用する必要があります。「ise_flow.bat」という合成/インプリメンテーション スクリプト ファイルが example_design/par ディレクトリにあります。このスクリプトを実行すると、合成、変換、MAP、PAR、TRACE、BitGen までサンプル デザインが実行されます。これらのプロセスそれぞれに設定されているオプションは MIG 7 Series デザインで既にテストされているもののみです。問題なくインプリメントされているデザインであれば、エラーなしにすべてのプロセスを完了します (タイミング エラーもなし)。
  2. スタンドアロンの CORE Generator でコアを生成します。MIG 7 Series コアで生成された example _design/par ディレクトリには create_ise スクリプト ファイルが含まれています。 このスクリプトを実行すると、ISE プロジェクト ファイル (*.ise) が作成されます。このプロジェクトには MIG の RTL、UCF 制約、およびプロセス オプション (MAP オプションなど) がすべて正しく設定されています。
  3. ISE プロジェクト内で新しいソースを作成します。MIG 7 Series IP をカスタマイズし、インスタンシエーション テンプレートを使用してコアをターゲット デザインに含めます。

Vivado - (ザイリンクス アンサー 47273) を参照してください。

MIG 出力への変更を確認
MIG 7 Series ツールでは、メモリ インターフェイス信号に対し FPGA バンクおよびバイト グループを選択するか ([New Design] フロー)、または手動でピンを選択するか UCF をアップロードして各ピン ロケーションを選択する ([Fixed Design or Verify UCF and Update Design] フロー) ことができます。選択に基づき、MIG ツールによって必要なロケーション制約すべておよび対応する RTL パラメーターがすべて設定された UCF が出力されます。この UCF ファイルは example_design/par と user_design/constraints の両方のディレクトリにありますが、変更しないでください。MIG ツールにより、最上位 HDL パラメーターでパラメーター設定されたオープン ソースの RTL コードが出力されます。これらのパラメーターは MIG ツールにより設定されているので手動で変更しないでください。周波数の増減やピン ロケーションの変更など、変更が必要な場合は、MIG ツールを再実行してアップデートされたデザインを作成する必要があります。手動による変更はサポートされていません。ビヘイビアー シミュレーション、合成、インプリメンテーションそれぞれで確認する必要があります。MIG の UCF または RTL パラメーターの手動変更は一番のインプリメンテーション エラーの原因です。この手順に必ず従ってください。
エラー解析
  • 合成中にエラーが発生した場合は、出力 RTL またはコアのデザインへのインスタンシエーションを確認します。
  • NGDBuild 中にエラーが発生した場合は、UCF および最上位 RTL パラメーターの出力制約を確認します。MIG 7 Series コアで提供されている制約/パラメーターのすべてが必要です。変更する必要があるのは、ユーザー デザインから MIG 制約へのパスのみです。
  • MAP/PAR 中にエラーが発生した場合は、配置を定義するピン配置、一般的な MIG 制約、クロッキング、RTL パラメーターが変更されているケースがほとんどです。変更を確認するには、こちらを参照してください。
ユーザー デザインを使用した合成およびインプリメンテーション
MIG 7 Series のサンプル デザインおよび変更をツールで実行したら、ユーザー デザインをターゲット デザインに挿入する必要があります。生成された user_design/rtl ディレクトリにある core_name.v モジュールは実際の MIG 7 Series コアの最上位ファイルで、これを使用してターゲット デザインにコアを含める必要があります。example_design ディレクトリにあるファイルはすべてサンプル デザインまたはトラフィック ジェネレーターに専用のものです。user_design/constraints にある UCF ファイルの制約はターゲット デザインの制約ファイルにマージさせる必要があります。
タイミング エラーの識別および解析
さまざまなコンフィギュレーションでタイミングが満たされるよう、MIG 7 Series デザインは検証されています。しかし、MIG デザインをターゲット デザインに統合するときなどに、タイミング違反が発生する可能性があります。発生したタイミング違反はすべて隔離する必要があります。TRACE で出力されたタイミング レポート (.twx/.twr) を解析し、エラーの発生しているパスが MIG 7 Series デザインにあるのか、MIG 7 Series デザインへの UI (バックエンド アプリケーション) にあるのか見極める必要があります。エラーが発生した場合、ise_flow.bat で指定されているビルド オプション (XST、MAP、PAR) が使用されていることを確認する必要があります。それでもまだエラーが見られる場合は、タイミング クロージャを達成するためのリソースが豊富に揃っています。PlanAhead ツールはデザイン全体のパフォーマンスおよび質を向上させるのに使用することができます。『タイミング制約ユーザー ガイド』には使用可能なザイリンクス制約すべてについての情報が記載されています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51313 ザイリンクス MIG 7 Series ソリューション センター - デザイン アシスタント N/A N/A

サブアンサー レコード

AR# 51635
作成日 09/05/2012
最終更新日 09/05/2012
ステータス アクティブ
タイプ ソリューション センター
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series