AR# 51684

MIG 7 シリーズ DDR2/DDR3 - JEDEC 仕様

説明


MIG デザイン アシスタントのこのセクションでは、MIG 7 シリーズ DDR3/DDR3L/DDR2 FPGA デザインに適用される JEDEC 仕様について説明します。特定の質問に関する情報は、次から入手できます。

注記 : このアンサーはザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


MIG 7 シリーズ DDR2/DDR3/DDR3L コントローラーは、リセットで JEDEC 仕様に準拠する初期化シーケンスを完了します。シミュレーション テストベンチは、最初の 200s 遅延をスキップしてシミュレーション時間を短縮します。ハードウェアでは、この要件が満たされています。初期化後、PHY ロジックはすべてのタイミング パラメーターに順守し、JEDEC 仕様に従って必要なコマンドすべてを送信して、PHY ロジッキャリブレーション工程を完了します。キャリブレーションが正常に完了すると、メモリ コントローラーは完全に JEDEC に準拠しています。

MIG コントローラおよび JEDEC に関するさまざまな要件の詳細は、次のリンク先を参照してください。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51676 MIG 7 Series ソリューション DDR2/DDR3 - サポートされている機能 N/A N/A

サブアンサー レコード

AR# 51684
日付 09/10/2012
ステータス アクティブ
種類 ソリューション センター
デバイス
IP