UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51737

XST によるゲーテッド クロック変換のサポート

説明

複数のゲーテッド クロックがデザインにあります。 

グローバル クロック バッファーを使用しない場合、クロック スキューが格段に大きくなり、その結果ホールドに関連する問題が発生します。

しかし、リソースが限られているため、ゲーテッド クロックをすべて BUFG に配線する余裕はありません。

 

Synplify を使用すると、ゲート ロジックにフリップフロップ CE ピンが使用されるようにゲーテッド クロックの変換が実行されます。

これは XST で利用できますか。

ソリューション

Synplify では、[Fix Gated Clocks] オプションがイネーブル ロジックをクロック パスから抽出し、適用可能な場合ゲーテッド クロックを変換します。

このソフトウェアは、AND、NAND、OR、または NOR ゲートを介するクロック ネットを次の方法で分離させます。

  • 同期エレメントの入力ピンの前にマルチプレクサーを挿入し、クロック ネットをクロック ピンに直接接続する
  • 専用のイネーブル ピンが利用可能な場合、ゲーティングをクロック入力ピンからこのピンに移動させる

 

次に、ゲーテッド クロックを除外する例を示します。

gated_clock.png

 

XST では、この機能は利用できません。

Synplify の syn_useenables 属性と同等の、use_clock_enable オプションがあります。

このオプションは主に、フリップフロップへのデータが追加のロジック (組み合わせロジックなど) を介して制御され、また、制御ロジックに専用のクロック イネーブル ピンを使用するかどうかを XST で指定するロジックに適用可能です。

Vivado 合成では、[gate_clock_conversionしようs] オプションが利用可能で、ゲーテッド クロックを変換できます。

AR# 51737
作成日 09/11/2012
最終更新日 11/18/2014
ステータス アクティブ
タイプ 一般
ツール
  • ISE Design Suite