UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51754

14.2 System Generator - マルチレート インプリメンテーションに [Expose Clock Ports] が選択できない

説明

System Generator トークンでマルチレート インプリメンテーションをデフォルトの [Ckock Enables] から [Expose Clock Ports] に変更しようとしましたが、

[Apply] をクリックしてから [OK] をクリックして System Generator トークンを閉じると、この変更が保存されず、次回に System Generator トークンを開いたときに、[Ckock Enables] に戻ってしまいます。

この理由を教えてください。この問題の回避策を教えてください。

ソリューション

これは 14.2 の System Generator で発生する既知の問題です。

現時点では、この問題は System Generator トークンで [OK] をクリックして閉じないで、[Expose Clock Ports] に変更してから [Generate] をクリックすると回避できます。この場合、設定は保存されませんが、、[Expose Clock Ports] を使用して生成することはできます。

この MDL を生成し直す必要がある場合は、System Generator トークンでこのオプションを再び設定する必要があるのでご注意ください。

この問題は、System Generator 14.3 で修正されています。

AR# 51754
作成日 09/11/2012
最終更新日 04/12/2013
ステータス アクティブ
タイプ 一般
ツール
  • ISE Design Suite - 14
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.3