UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51778

Zynq-7000 - PS DDR3 CKE 信号の終端

説明

PS DDR3 CKE 信号はどのように終端するべきですか。

ソリューション

DDR3 の場合、CKE は 40 オームの抵抗を介して VTT に接続する必要があります。DDR2 の場合のように 4.7k オームを介して GND に接続しないようにしてください。 

これにより、セルフ リフレッシュ操作用の CKE の終端が提供されます。

『Zynq-7000 SoC PCB デザインおよびピン配置ガイド』 (UG933) は、このオプションを反映するためにアップデートされています。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 SoC - よく寄せられる質問 (FAQ) N/A N/A
AR# 51778
日付 05/17/2018
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
Boards & Kits
  • Zynq-7000 SoC ZC702 Evaluation Kit
このページをブックマークに追加