UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51782

EDK-14.3、Zynq-7000 - FSBL で使用されるデフォルト QSPI インターフェイス クロック周波数の値、およびその周波数を高くする方法

説明


QSPI モードでブートする場合、FSBL (14.3) を実行しているときの QSPI インターフェイス クロック周波数を教えてください。

使用ボードで QSPI インターフェイス クロックに高い周波数を使用できる場合、周波数を高くする方法を教えてください。

ソリューション


XPS では、QSPI 基準クロックを選択できるようになっています (最高周波数は 200MHz)。

モジュール qspi.c の関数 InitQspi() の FSBL により、次のデフォルト値が設定されます。

- ボー レートを DIV/8 プリスケーラー値に変更
- USE ループバック ビットを設定 (プリスケーラーは DIV/2 でないため、実際にはループバックはディスエーブルになっている)

たとえば、QSPI 基準クロックが 200MHz の場合、QSPI インターフェイス クロックは 25MHz になります。

QSPI インターフェイス クロックを高速にしたい場合は、FSBL で DIV/8 を DIV/4 または DIV/2 に変更します。

注記 : DIV/2 が選択された場合、ループバック ビットが設定されているため、ループバックは自動的にイネーブルになります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
AR# 51782
作成日 09/12/2012
最終更新日 10/25/2012
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000
ツール
  • EDK - 14.3