UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51790

Zynq-7000 - DDRC アドレス マップの使用法

説明

Zynq-7000 DDR コントローラーのアドレス マップを使用して AXI アドレスを DRAM アドレスに変換する方法を教えてください。

ソリューション


通常は、ザイリンクス デザイン ツールで提供されるデフォルトの行/バンク/列アドレス形式を使用してください。

このアンサーに添付されている文書に、アドレス マップを使用したコンフィギュレーションの例が記載されています。




Zynq_DDRC_Addressing.pdf

添付ファイル

関連添付ファイル

タイトル サイズ File Type
Zynq_DDRC_Addressing.pdf 328 KB PDF

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
53051 Zynq-7000 AP SoC - PS DDR コントローラー N/A N/A
AR# 51790
作成日 09/13/2012
最終更新日 03/02/2013
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000