UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51807

14.2 XMD、Zynq-7000 - PL AXI ポートを使用するアプリケーションを実行する XMD フローが停止する

説明

任意の AXI ポートを介して PL ペリフェラルを使用するアプリケーションを実行する次のフローが停止します (M_AXI_GPx ポートを介して PL @ 0x40000000 にアクセスしようとしている場合など)。

connect arm hw
source ps7_init.tcl
ps7_init
mrd 0x40000000 1

ソリューション

ISE Design Suite 14.2 から、ps7_init.tclでレベル シフターはイネーブルにされません。 また、2.0 シリコンでは、ブート ROM によって PL のリセットは解除されません。

ビットストリームをダウンロードした後にレベル シフターをイネーブルにし、PL のリセットを解除するのは、FSBL またはユーザー (XMD フローの場合) が実行します。

XMD フロー

init_user コマンドにより、次の手順が実行されます。

PS_LVL_SHFTR_EN を 0x0000000F にプログラム
FPGA_RESET_REG を 0x0 にプログラム

これは、14.2 からの新しい XMD フローです。

fpga -f system.bit
connect arm hw
source ps7_init.tcl
ps7_init
init_user

FSBL フロー

ビットストリームのダウンロード後、次のコードが FSBL で使用されます (1.0 および 2.0 のシリコンの場合)。

FsblOut32(PS_LVL_SHFTR_EN, 0x0000000F)
/* Enable AXI interface */
FsblOut32(FPGA_RESET_REG, 0);

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
50863 Zynq-7000 AP SoC - デバッグ N/A N/A
AR# 51807
作成日 10/25/2012
最終更新日 04/23/2013
ステータス アクティブ
タイプ 一般
デバイス
  • Zynq-7000
ツール
  • EDK - 14.2