UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51808

Vivado - Vivado IDE から Verilog、VHDL、ネットリストなどのソース ファイルのリストを書き出す方法

説明

Vivado プロジェクトに追加したソース ファイルのリストを書き出したいと思っています。この方法を教えてください。

ソリューション


Tcl コンソールで get_files を使用して、書き出すことができます。

% get_files

ファイル タイプを指定する場合は、次のようになります。

% get_files -filter {FILE_TYPE == Verilog}

自分のソース セットに含まれているソース ファイルを確認するには、次のように入力します。

% get_files -of_objects [get_filesets sources_1]
AR# 51808
作成日 09/13/2012
最終更新日 09/13/2012
ステータス アクティブ
タイプ 一般
ツール
  • Vivado