UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51837

Vivado 合成のデザイン アシスタント - SystemVerilog のサポート - 接続モジュールおよびインターフェイス

説明

このアンサー レコードでは、Vivado 合成でサポートされる SystemVerilog の接続モジュール機能およびインターフェイス ストラクチャについて説明し、それらのコード例を提供します。 これらのコード例は、このアンサーの最後に記載されています。このアンサーには、既知の問題、適切なコード記述に関する情報も含まれます。
 
注記 : 各コード例は Vivado プロジェクトの作成に直接使用できます。各例に含まれる SystemVerilog コンストラクトは、各ソース ファイルのヘッダーを参照してください。

ソリューション

Vivado 合成でサポートされる SystemVerilog 接続モジュールおよびインターフェイス ストラクチャ
 
関連するコーディング例については、このアンサーの最後にある表 1-1 を参照してください。
 
1. 接続モジュール
Vivado 合成では、次の 4 つの方法でモジュールのインスタンシエートと接続をサポートしています。
  • 順序指定リスト
  • 名前
  • ポート名
  • ワイルドカード ポート
 
2. インターフェイス
インターフェイスは、ブロック間のやり取り方法を指定するものです。インターフェイスは、モジュール間を接続することを目的としてグループ化されたネットおよび変数が一緒になったものです。
Vivado 合成では、次のインターフェイス ストラクチャをサポートしています。
  • インターフェイス定義ポート
  • インターフェイス データ タイプ宣言
  • インターフェイス modport 定義
  • インターフェイス タスクおよびファンクション; 完全に自動であることが必須
  • インターフェイス手続きコード; 合成規則に従うことが必須
  • パラメーター指定されたインターフェイス
 
モジュール接続およびインターフェイスのコード例
表 1-1
名前 使用コンストラクト
 interfaces_example.zip
  • インターフェイス
  • modport
  • インターフェイスのタスク
  • パラメーター指定されたインターフェイス
 module_connecting_example.zip
  • モジュール接続
  • ワイルドカード ポートを用いたモジュール接続

添付ファイル

関連添付ファイル

タイトル サイズ File Type
interfaces_example.zip 4 KB ZIP
module_connecting_example.zip 1 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51360 Vivado 合成のデザイン アシスタント - SystemVerilog のサポート N/A N/A
AR# 51837
作成日 09/15/2012
最終更新日 04/16/2013
ステータス アクティブ
タイプ ソリューション センター
ツール
  • Vivado Design Suite