UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51838

Vivado 合成のデザイン アシスタント - SystemVerilog - パッケージ

説明

このアンサーでは、Vivado 合成でサポートされる SystemVerilog のパッケージについて説明し、コード例を示します。これらのコード例は、このアンサーの最後に添付されています。このアンサーには、既知の問題、適切なコード記述に関する情報も含まれます。
 
注記 : 各コード例は、Vivado プロジェクトの作成に直接使用できます。各例に含まれる SystemVerilog コンストラクトは、各ソース ファイルのヘッダーを参照してください。

 

ソリューション

Vivado 合成でサポートされている SystemVerilog のパッケージ構造
 
関連するコード例は、このアンサーの最後にある表 1-1 を参照してください。
 
パッケージは、異なるコンストラクトを共有する方法を提供します。VHDL パッケージと同様に動作します。パッケージには、関数、タスク、型、列挙型など、さまざまな要素を含めることができます。パッケージは、別のモジュールから import コマンドを使用して参照します。
 
パッケージのコード例
表 1-1
名前 使用されるコンストラクト
 packages_example.zip
  • 列挙型、ロジック データ型、ユーザー定義データ型
  • struct
  • パッケージ
  • automatic 関数および void 関数
  • case 文
  • always_ff プロシージャ ブロック
  • 演算子 : +、-、*、=


添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
packages_example.zip 1 KB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51360 Vivado 合成のデザイン アシスタント - SystemVerilog のサポート N/A N/A
AR# 51838
日付 04/16/2013
ステータス アクティブ
種類 ソリューション センター
ツール
  • Vivado Design Suite
このページをブックマークに追加