UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51878

Zynq-7000 デバッグ - ZC702 の FMC-105 上の Mictor コネクタへの PJTAG の配線

説明

このサンプル デザインでは、 XILINX HW_FMC-105-DEBUG ボードへの接続に ZC702 ボードの FMC1 コネクタが使用されます。 

TRACE ポートは EMIO を介して FMC-105 ボードの Mictor コネクタに配線されます。 

また、PJTAG は J16 の EMIO を介してメザニン ボードに配線され、J19 に接続されます。

これにより、Lauterbach 社製などのデバッガーで Mictor コネクタで使用可能な JTAG 接続を使用できるようになります。

ソリューション

インプリメンテーションの詳細

  • デザイン タイプ: PS & FPGA
  • ソフトウェア タイプ: スタンドアロン
  • PS 機能: TRACE
  • PL コア: ---
  • ボード/ツール: ZC702
  • ソフトウェア ツール/バージョン: EDK 14.7 / Vivado 2014.1


提供されているファイル

  1. アーカイブされた XPS プロジェクト
  2. IPI デザインの Tcl ファイル、HDL ラッパー ファイルおよび制約ファイル


 

注記: Vivado IP インテグレーターを使用して作成したデザインも添付されています。

  1. ZC702 をターゲットとする新しい Vivado プロジェクトを作成します。
  2. Tcl を実行してブロック デザインを作成します。
  3. 制約ファイルを追加します。
  4. 出力を生成します。
  5. HDL ラッパーを追加し、ビットストリームを生成します。

注記:

  1. 2014.1 での EMIO TPIU ブート問題の回避策が追加されています。詳細は、(Xilinx Answer 60755) を参照してください。
  2. (Xilinx Answer 60066) で提案されている回避策が Vivado プロジェクトの HDL ラッパーに追加されています。


注記: Lauterbach 社の POD によって、Mictor コネクタの PIN 14 に電力が供給されているかが確認されます。

FMC-105 カードの PIN 14 は接続されていません。

FMC-105 の PIN 12 と 14 を共にショートするには PIN 14 を VADJ に接続し、Lauterbach の電力チェックをパスする必要があります。

XPS プロジェクトを設定する手順:

1) 添付の図のとおりにボードの接続をセットアップします。

TCK => J16-6 => FMC1_LA30_P => E21 (Zynq のバンク)
TMS => J16-8 => FMC1_LA30_N => D21 (Zynq のバンク)
TDI => J16-10 => FMC1_LA31_P => A16 (Zynq のバンク)
TDO => J16-12 => FMC1_LA31_N => A17 (Zynq のバンク)

2) 添付の XPS プロジェクトからビットストリームを生成します (system.ucf での PJTAG 配線に注意)。

3) FSBL、system.bit、u-boot を含む BOOT.bin を構築します。

4) BOOT.bin を SD カードにコピーします。

5) SD カードおよび独立した JTAG からブートします。

6) ターミナルで u-boot プロンプトを待機し、自動ブートを停止します (この時点でレベル シフターは有効)。

7) デバッガーは Mictor コネクタを介して PJTAG および TRACE ポートへ接続します。

Vivado プロジェクトを設定する手順:

  1. ZC702 ボードをターゲットにしている空の Vivado プロジェクトを作成します。
  2. Vivado Tcl コンソールに次のコマンドを入力します。
    cd {<full directory of ipi_design_20141.tcl >}
  3. Vivado Tcl コンソールに次のコマンドを入力します。
    source mictor_ipi_14_1.tcl
  4. ブロック デザインを作成したら、その出力ファイルを生成します。
  5. ファイルが生成された後に、添付された design_1_wrapper.v を追加します。これは (Xilinx Answer 60066) の回避策です。
  6. Vivado プロジェクトに、制約ファイル (.xdc) を追加します。
  7. ビットストリームを生成します。
  8. ビットストリームを生成したら、インプリメントしたデザインを開きます。
  9. [File] メニューで、[Export Hardware for SDK] をクリックして、すべてのオプションをチェックします。
  10. SDK を起動したら、FSBL および BSP を作成します。
  11. FSBL で ps7_init.c を開き、「EMIT_MASKWRITE(0XF8803004, 0xFFFFFFFFU ,0x80000000U),」の各行にコメントを入れます。
  12. ps7_init.c を保存し、FSBL をもう一度コンパイルします。
  13. hello world アプリケーションを作成します。
  14. FSBL の生成された ELF ファイルを使って BOOT.bin を生成し、ビットストリームを使用して hello world を実行します。


注記: ps7_init 実行前に PL がプログラムされている場合は、手順 11 および 12 は不要です。

セットアップ図:


添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
zc702mictor_2014_1.zip 6 KB ZIP
zc702_mictor_14_7.zip 1 MB ZIP

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
50863 Zynq-7000 AP SoC - デバッグ N/A N/A
AR# 51878
日付 11/08/2017
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
ツール
  • ISE Design Suite - 14.7
  • Vivado Design Suite - 2014.1
Boards & Kits
  • Zynq-7000 SoC ZC702 Evaluation Kit
このページをブックマークに追加