AR# 51884

Kintex-7 および Virtex-7 FPGA GTX プロダクション シリコンの CDR 属性アップデートに関するデザイン アドバイザリ

説明

このアンサーでは、GTX プロダクション シリコン用に最適化された CDR 属性アップデートについて説明します。ISE 14.3/Vivado 2012.3 デザイン ツールに含まれている 7 Series FPGA Transceivers Wizard v2.3 には、これらの最適化された設定が使用されます。ギガビット イーサネット、XAUI、CPRI などのスクランブルなしの 8B10B エンコードを使用するプロトコルおよびアプリケーションでは、以前のバージョンのウィザードで生成した GTX ラッパーを使用する場合、これらの新しい値にアップデートすることをお勧めします。

ソリューション


この表では、GTX プロダクション シリコンで LPM イコライゼーション モードを使用する場合の、スクランブルなしの 8B/10B エンコード ベースのプロトコル用に最適化された CDR 属性値を示します。
属性

RX_DEBUG_CFG12'h000
フル レート : ライン レート <= 6.6Gbps (RXOUT_DIV=1)ハーフ レート : ライン レート 1.6 ~ 6.25Gbps (RXOUT_DIV=2)1/4 レート : ライン レート 0.8 ~ 3.125Gbps (RXOUT_DIV=4)1/8 レート : ライン レート : 0.5 ~ 1.5625Gbps (RXOUT_DIV=8)
RXCDR_CFG
CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1040_0020

CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1040_0020

CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1040_0020

CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1020_0020

CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1020_0020

CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1020_0020

CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1010_0020

CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1010_0020

CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1010_0020

CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1008_0020

CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1008_0020

CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1008_0020

アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
42946 Kintex-7 FPGA デザイン アドバイザリのマスター アンサー N/A N/A
AR# 51884
日付 10/12/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス