属性 | 値 | |||
RX_DEBUG_CFG | 12'h000 | |||
フル レート : ライン レート <= 6.6Gbps (RXOUT_DIV=1) | ハーフ レート : ライン レート 1.6 ~ 6.25Gbps (RXOUT_DIV=2) | 1/4 レート : ライン レート 0.8 ~ 3.125Gbps (RXOUT_DIV=4) | 1/8 レート : ライン レート : 0.5 ~ 1.5625Gbps (RXOUT_DIV=8) | |
RXCDR_CFG | CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1040_0020 CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1040_0020 CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1040_0020 | CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1020_0020 CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1020_0020 CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1020_0020 | CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1010_0020 CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1010_0020 CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1010_0020 | CDR 設定 < +/- 200ppm 72'h03_0000_23FF_1008_0020 CDR 設定 < +/- 700ppm 72'h03_8000_23FF_1008_0020 CDR 設定 < +/- 1250ppm 72'h03_8000_23FF_1008_0020 |
Answer Number | アンサータイトル | 問題の発生したバージョン | 修正バージョン |
---|---|---|---|
42946 | Kintex-7 FPGA のデザイン アドバイザリのマスター アンサー | N/A | N/A |
AR# 51884 | |
---|---|
日付 | 10/12/2012 |
ステータス | アクティブ |
種類 | デザイン アドバイザリ |
デバイス |