AR# 51885

14.2 - Zynq - DDR2 駆動電流およびスルー レート レジスタ

説明

テクニカル マニュアル レファレンスには、次の信号が含まれています。

DDRIOB_DRIVE_SLEW_ADDR
DDRIOB_DRIVE_SLEW_DATA
DDRIOB_DRIVE_SLEW_IFF
DDRIOB_DRIVE_SLEW_CLOCK

これらの信号を変更したら、どう影響しますか。

ソリューション

これらのレジスタの値の変更は I/O にどう影響するかわからず、JEDEC 規格と互換性がなくなってしまう可能性があり、IBIS モデルが正確ではなくなり、信頼性に問題が出る可能性があります。このため、これらのレジスタのエンコードについては記述されていません。

テクニカル リファレンス マニュアルには、これらのレジスタは EDK による設定から変更しないように今後記述される予定です。
AR# 51885
日付 05/17/2018
ステータス アクティブ
種類 一般
IP