"> AR# 51898: MIG 7 Series DDR3/DDR2 - デザイン アシスタント - PHY の概要

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51898

MIG 7 Series DDR3/DDR2 - デザイン アシスタント - PHY の概要

説明

MIG DDR2/DDR3 デザインは、ユーザー インターフェイス、コントローラー、および PHY の3 つの主要部分から構成されています。

mig_7series_block_diagram.JPG



PHY は外部 DDR2 または DDR3 の SDRAM に対し物理的なインターフェイスを提供し、メモリ デバイスへのインターフェイスに必要な信号のタイミングおよびシーケンスを生成します。クロック、アドレス、および制御生成ロジック、書き込みおよび読み出しデータパス、パワーアップ後に SDRAM メモリを初期化するためのステート ロジックが含まれます。また、キャリブレーション ロジックも含まれており、システムのスタティック遅延およびダイナミック遅延を考慮するため読み出し/書き込みデータ パスのタイミング トレーニングを実行します。

詳細は、『7 シリーズ FPGA メモリ インターフェイス ソリューション ユーザー ガイド』の「DDR2 and DDR3 SDRAM Memory Interface Solution」 -> 「Core Architecture」 -> 「PHY」セクションを参照してください。

注記 : このアンサー レコードは、ザイリンクス MIG ソリューション センター (ザイリンクス アンサー 34243) の一部です。ザイリンクス MIG ソリューション センターは、MIG に関する質問を解決するのに役立つ情報を掲載しています。MIG を含むデザインを新しく作成する場合、または問題をトラブルシュートする場合は、このザイリンクス MIG ソリューション センターから情報を入手してください。

ソリューション


MIG 7 Series デザイン アシスタントのこのセクションは、PHY ロジック、および PHY とコントローラー間のインターフェイスについて説明します。セクションは次のカテゴリに分けられています。

生成される RTL パラメーター、UCF 制約、および信号 (ザイリンクス アンサー 51914)

PHY の初期化およびキャリブレーション (ザイリンクス アンサー 51954)

PHY アーキテクチャ デザイン (ザイリンクス アンサー 52047)

PHY 専用デザイン ガイド (ザイリンクス アンサー 51204)


アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
51675 MIG 7 Series ソリューション センター デザイン アシスタント - コアの機能 N/A N/A

サブアンサー レコード

AR# 51898
作成日 09/19/2012
最終更新日 09/26/2012
ステータス アクティブ
タイプ ソリューション センター
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series