説明

このアンサーは、Tandem PCIe を使用した PCI Express リンクでの 2 段目ビットストリームの読み込みについて説明する PDF ファイルを提供しています。 

また、関連ファイルが ZIP ファイルで提供されています。

これは、7 Series Integrated Block for PCI Express および Virtex-7 FPGA Gen3 Integrated Block for PCI Express の両方のコアに使用できます。

UltraScale デバイスにおける Tandem PCIe およびパーシャル リコンフィギュレーションを使用した PCI Express リンクでのビットストリームの読み込みの詳細は、(Xilinx Answer 64761) を参照してください。

ソリューション

このアンサーの最後に添付されている「Tandem PCIe Second Stage Bitstream Loading across the PCI Express Link」および関連デザイン ファイルをダウンロードしてください。

ファイル名 ：

• Xilinx_Answer_51950.pdf
• Xilinx_Answer_51950_Files.zip

注記 : 大きいサイズの BAR (128MB など) を使用し、Tandem PCIe をイネーブルにした状態でコアをコンフィギュレーションすると、2 番目のステージのビットストリームのプログラミングでドライバー エラーが発生し、「Located 0 FPC Device」と表示されることがあります。

この問題を修正するには、(Xilinx Answer 60606) にある手順に従ってください。

改訂履歴

2012/12/18 - 初版
2013/08/29 - Windows 環境をアップデート
2013/09/12 - Tandem ソフトウェア フローと Tandem KC705 サンプル フローを PDF に追加
2014/05/28 - (Xilinx Answer 60606) にある問題の情報を追加。
2015/06/30 - (Xilinx Answer 64761)
へのリファレンスを追加。

添付ファイル

関連添付ファイル