UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51996

Zynq-7000、DDRC - データシートに記載されている Zynq プロセッシング システムの DDR パラメーター

説明

データシートに記載されている Zynq プロセッシング システムの DDR パラメーターを教えてください。Hyperlynx シミュレーションおよびボード レベルのタイミング バジェットを確認したいと考えています。

ソリューション

Zynq Processing System DDR コントローラー ボードのタイミング パラメーターは、DS191 および DS187 に記述されています。

Zynq Processing System DDR ボード レベルのデザインでは、『Zynq-7000 All Programmable SoC PCB デザインおよびピン配置ガイド』 (UG933) に記述される制限に従う必要があります。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
52540 Zynq-7000 AP SoC - よく寄せられる質問 (FAQ) N/A N/A
52539 Zynq-7000 AP SoC - ボード デザイン N/A N/A
53051 Zynq-7000 AP SoC - PS DDR コントローラー N/A N/A
AR# 51996
日付 11/13/2013
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
このページをブックマークに追加