UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 51999

14.2 System Generator - FIR Compiler v6.3 ブロックで reset_data _vector オプションはイネーブルになるか

説明

FIR Compiler v6.3 では、リセット信号をイネーブルにできますが、データ ベクターをリセットするかどうかは指定できません (CORE Generator の reset_data_vector オプション)。 また、このオプションがイネーブルかどうがを記述した資料がありません。

ソリューション

System Generator では、reset_data_vector オプションがイネーブルになります。そのため、データ パスはリセット時にクリアされますが、リソース使用率は上がります。FIR Compiler 資料の今後のバージョンで、これがイネーブルであることを記述する予定です。
AR# 51999
作成日 09/25/2012
最終更新日 05/23/2013
ステータス アクティブ
タイプ 一般
ツール
  • System Generator for DSP
  • System Generator for DSP - 14
  • System Generator for DSP - 14.1
  • System Generator for DSP - 14.2
IP
  • FIR コンパイラ