UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52015

Zynq-7000 SoC、SPI/Quad-SPI - Quad-SPI レジスタ LPBK_DLY_ADJ は手動で 0 に設定する

説明

Quad-SPI I/O インターフェイスを内部ループバック クロックを用いて使用する場合、qspi.LPBK_DLY_ADJ[4:0] レジスタは 0 に設定する必要があります。 このフィールドは、FSBL またはユーザー アプリケーションで明示的に設定してください。

ソリューション

影響: 低い
回避策: ブート デバイスであれば問題ない
対象となるコンフィギュレーション: Quad-SPI インターフェイスを使用するが、Quad-SPI モードでブートしないシステム
対象となるデバイス リビジョン:(Xilinx Answer 47916) - Zynq-7000 デザイン アドバイザリ マスター アンサーを参照してください。

 

AR# 52015
日付 05/25/2018
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加