You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 5202: LogiCORE PCI - How does the LogiCORE interface handle single-cycle grants? Does the assertion of M_ADDR_N always mean that a transaction is starting?
AR# 5202
更新を電子メールで連絡
|
購読解除
LogiCORE PCI - シングル サイクルのグラントがどのように処理されるか、 M_ADDR_N をアサートすると常にトランザクションが開始されるか
説明
ソリューション
説明
キーワード : single, cycle, grant, GNT, PCI, LogiCORE, m_addr_n, シングル, サイクル, グラント
重要度 : 標準
概要 :
PCI v3.0 LogiCORE インターフェイスで、シングル サイクルのグラントはどのようにして処理されますか。
M_ADDR_N をアサートすると、常にトランザクションが開始されるのですか。
ソリューション
1
GNT# 信号が 1 サイクル分のみ PCI コアにアサートされた場合、PCI インターフェイスではバス マスタが想定されません。
タイミングを合わせるため、PCI コアのインターフェイスは、GNT# 信号がアサートされてから 2 クロック後に FRAME# 信号がアサートされるように設計されています。 その理由は、クロック 1 で GNT# がアサートされてから解除された場合、クロック 2 でアービタがバスを別のマスタに許可し、クロック 3 で LogiCORE インターフェイスと別のマスタの両方が FRAME# をアサートすると、問題が発生することがあるからです。 ここでバスの競合が発生します。
コアがシングル サイクルの GNT# を受け取ると、ユーザー アプリケーションに M_ADDR_N をアサートしますが、これはコアが FRAME# をアサートしてバスを所有しているということにはなりません。 ユーザー アプリケーションは、コアが実際にバスを所有しているかどうかを確認するため M_DATA 信号を監視する必要があります。 GNT# が 2 クロック サイクル間またはそれ以上の間アサートされていると、M_DATA がアサートされます。
ユーザー アプリケーションは、M_ADDR_N によるトランザクションの開始を監視している場合に、M_DATA がアサートされなければ、回復して実際のトランザクションが開始されるまで待つよう設計する必要があります。 M_DATA を使用せずに M_ADDR_N を複数アサートすることも可能です。 基本的には、アービタが 1 サイクルのみの GNT# をデバイスに送るたびに発生します。
v3.0 PCI コアでは、ユーザーがバス トランザクションを開始する要求を出したことが記憶されます。 その後、アービタが 2 サイクルの GNT# を送るか、データ転送が行われるまで、REQ# をアサートし続けることで、バスに要求し続けます。
2
PCI LogiCORE バージョン 3.0 では、ロジックが変更されています。 これは、すべての Virtex デバイス、および 4000XLA、Spartan-XL デバイスに適用されます。 ユーザーがバスを要求すると、その要求がコアで記憶され、 データ転送が行われるまでバス要求が継続されます。 ある時点で GNT_IO 信号が 2 クロック以上アサートされるとすれば、これにより問題は解決されます。
コアがデータの転送を待つ間、ユーザー デザインからのほかの要求は拒否されます。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 5202
日付
12/15/2012
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる