UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52021

Zynq-7000 AP SoC、DDR - スライス 3 の読み出しゲート トレーニング値の信頼性が低い

説明

読み出しゲート トレーニング レジスタ (PHY トレイナーで使用される) の最上位 (MSB) 4 ビットが無効です。これはデータのスライス 3 のみで発生し、この読み出しゲート トレーニングの 4 つの MSB は読み出されません。4 つのデータ スライスはすべて、比率を表すための 11 ビットをサポートしているはずです。この失われた 4 ビットは、残りの 7 ビット、およびほかのスライスからの 4 つの MSB を読み出して予測することができます。

ソリューション

影響 : 深刻な問題ではありません。スライス 0、1、2 の結果を使用してスライス 3 の上位 4 ビットは予測可能です。
回避策 :値を予測します。「回避策の詳細」を参照してください。
対象となるコンフィギュレーション : DDR メモリを使用し、読み出しゲート トレーニングの値をデバッグするシステム
対象となるデバイス リビジョン : 詳細は、(ザイリンクス アンサー 47916) - 「Zynq-7000 デザイン アドバイザリ マスター アンサー」を参照してください。



回避策の詳細

レーン 3 の読み出しゲート比を表す、失われた 4 つの MSB を予測することで問題を回避できます。有効なレーンの読み出しゲート比をまず利用し、この有効レーンとレーン 3 のボード トレースの長さを標準化した差に追加します。トレース長が約 0.7 インチ内にあるものと想定し、予測値の 7 つの LSB を実際の値 (幅 7 ビット) と比較すると、失われた 4 つの MSB の正しい値を導くことが可能です。
AR# 52021
日付 10/25/2012
ステータス アクティブ
種類 デザイン アドバイザリ
デバイス
  • Zynq-7000
このページをブックマークに追加