UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52048

EDK 14.2 Zynq-7000 FSBL - AXI ポートを設定した後 (具体的には HP ポート)、InitPcap 関数が HP ポートの設定をリセットしてしまう

説明

AXI ポートが設定された後 (具体的には HP0 および 1 を 32 ビットに設定)、InitPcap() 関数によりリセットが適用され、HP ポートの 32 ビット設定が消去されてしまうようです。

ソリューション


14.2 では、FSBL に問題があり、HP ポートを 32 ビットか 64 ビットに設定するのを制御するレジスタがリセットされます。回避策として、FSBL プロジェクトの main.c ファイルに、次の行を追加します。

ps7_config(ps7_peripherals_init_data);

上の行を main() の終わり近くにある次の行の前に追加します。

/* Lock MIO so application cannot mess with control registers */
SlcrLock();
FsblHandoff(HandoffAddress);

この問題は 14.3 で修正される予定です。
AR# 52048
日付 09/27/2012
ステータス アクティブ
種類 既知の問題
デバイス
  • Zynq-7000
ツール
  • EDK - 14.2
このページをブックマークに追加