AR# 52073

説明

このアンサーでは、Virtex-7 FPGA 初期エンジニアリング サンプル (IES) およびエンジニアリング サンプル (GES) プログラムのソフトウェア ツールと IP に関する要件と既知の問題を示します。これらの内容は、特に Virtex-7 1140T 初期 ES FPGA デバイスに関係します。追加のシリコンの制限がある可能性もあるので、デバイスの初期 ES エラッタを参照してください。

このアンサーは、既知の問題、パッチ、IP サポートなどの新しい情報が追加されるたびにアップデートされます。最新の情報を入手できるよう、このアンサーを定期的に確認してください。

ソリューション

ソフトウェア ツール要件

• Virtex-7 1140T デバイスの GES シリコンを使用する場合は、ザイリンクス ダウンロード センターから入手可能な Vivado 2012.4 以降が必要です。
• Virtex-7 1140T デバイスの IES シリコンを使用する場合は、ザイリンクス ダウンロード センターから入手可能な Vivado 2012.4 以降が必要です。

ソフトウェア ツールに関する既知の問題

• ISE14.x/VDS 2012.x の 7 シリーズに関する問題は、次のとおりです。
• (ザイリンクス アンサー 47816) 7 シリーズ - 7 シリーズ FPGA に関連した ISE 14.x/Vivado 2012.2 Design Suite の既知の問題

7 シリーズ IP コアはすべて、CORE Generator の [Status] に [Pre-Production] と表示されています。初期 ES FPGA デバイスでのプリプロダクション コアのサポートは、ES 期間中実施されているザイリンクス ハードウェア検証によります。検証および特性評価の進行に伴い、ハードウェア検証された IP も変更される可能性があります。最新の情報は、下の「IP に関する既知の問題」を参照してください。

IP に関する既知の問題

• Virtex-7 FPGA Gen3 Integrated Block for PCI Express
  • (ザイリンクス アンサー 47441) Virtex-7 FPGA Gen3 Integrated Block for PCI Express - 全バージョンのリリース ノートおよび既知の問題
• 7 Series Integrated Block for PCI Express
• (ザイリンクス アンサー 40469) 7 Series Integrated Block for PCI Express - 全バージョンのリリース ノートおよび既知の問題
• MIG 7 Series DDR3 SDRAM、QDR II+ SRAM、および RLDRAM II
  • (ザイリンクス アンサー 45195) MIG 7 Series - 全バージョンのリリース ノートおよび既知の問題

その他の重要事項

• (ザイリンクス アンサー 51625) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - エンジニアリング サンプル (GES) シリコンの属性アップデートおよび使用モード
• (ザイリンクス アンサー 47128) Virtex-7 FPGA GTH トランシーバーのデザイン アドバイザリ - 初期エンジニアリング サンプル (ES) シリコンの属性アップデートおよび使用モード

改訂履歴
2013/03/06 - GTX DA を削除、Vivado バージョンへ更新
2012/11/19 - 更新
2012/05/02 - 初版