UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 52095: Zynq-7000 デバッグ - ZED ボードでの EMIO を介した TRACE ポートおよび MIO PMOD を介した PJTAG の設定 (2014.1)

AR# 52095

Zynq-7000 デバッグ - ZED ボードでの EMIO を介した TRACE ポートおよび MIO PMOD を介した PJTAG の設定 (2014.1)

説明

このアンサーでは、Zynq-7000 デバイス上の TRACE ポートを EMIO を介して ZED ボードの FMC コネクタに接続されているザイリンクス HW-FMC-105-DEBUG の Mictor に接続する方法を示します。

この方法では、PJTAG も ZED ボード上の MIO PMOD に配線されます。このようにすると、AVNET PMOD-7ZJTAG アダプターを使用して、PL のデバッグ (ザイリンクス ツールを使用) および PS のデバッグ (サードパーティ ツールを使用) を個別に実行できます。

ソリューション

デザインでは、次のようになります。

  • Zynq TAB では、PJTAG は MIO 10 .. 13 に配線されます。
  • FCLK_CLK0 が EMIO ポートの EMIOTRACECLK に供給され、FCLK_CLK0 が 2 で分周されたクロックが外部ポート TRACECLK_pin に供給されます。 これは、ARM で 2 つのクロック TRACECLKIN および TRACECLK (TRACECLK = TRACECLKIN/2) が個別に定義されているからです。TRACECLKIN は CoreSight コンポーネントへの入力クロック、TRACECLK は Lauterbach デバッガーに供給される出力クロックです。EMIO では、EMIOTRACECLK ポートは実際には TRACECLKIN です。PL でこのクロックの 2 分周バージョンを生成して、TRACECLK_pin に供給する必要があります。
  • TRACE ポートの UCF 制約が、ZED ボード レイアウトに一致している必要があります。

詳細手順

  1. ザイリンクス HW-FMC-105-DEBUG ボードを ZED ボードの FMC コネクタに接続します。
  2. TRACEr をザイリンクス HW-FMC-105-DEBUG ボードの Mictor コネクタに接続します。
  3. AVNET PMOD-7ZJTAG アダプターを ZED ボードの MIO PMOD コネクタに接続します。
  4. 20 ピン DEBUG ヘッダーを AVNET PMOD-7ZJTAG アダプターの 20 ピン コネクタに接続します。
  5. 独立 JTAG モードで SD カードからブートするようにブート モード ジャンパーを設定します。
  6. 次を含む BOOT.bin を作成します (SD カードにコピー)。
    • このアンサーに添付されている SDK プロジェクトから作成された FSBL
    • このアンサーに添付されている XPS プロジェクトから作成されたビットストリーム
    • SDK プロジェクトから作成された Hello World の例
  7. SD カードからブートし、DONE LED が点灯し、ターミナルに「Hello World」と表示されるのを待ちます ( 115200, 8, 1, N, N )。


Vivado プロジェクトを設定する手順
1.     ZED ボードをターゲットにしている空の Vivado プロジェクトを作成します。
2.      Vivado の Tcl コンソールで「cd {<ar52095_bd_tcl.tcl の完全ディレクトリ>}」と入力します。
3.      Tcl コンソールで「source ar52095_bd_tcl.tcl」と入力します。
4.      ブロック デザインを作成したら、その出力ファイルを生成します。
5.     ファイルを生成したら、ブロック デザインの最上位 HDL を作成し、[15:0]TRACE_DATA; wire [15:0]TRACE_DATA; のように、TRACE_DATA の幅を 16 に変更します。
6.     Vivado プロジェクトに、制約ファイル system.xdc を追加します。
7.       ビットストリームを生成します。
8.      ビットストリームを生成したら、インプリメントしたデザインを開きます。
9.     [File] メニューで、[Export] → [Export Hardware for SDK] をクリックして、すべてのオプションをチェックします。
10.    SDK を起動したら、fsbl および bsp を作成します。
11.    ps7_init.c in fsbl を開き、「EMIT_MASKWRITE(0XF8803004, 0xFFFFFFFFU ,0x80000000U),」の各行にコメントを入れます。
12.   ps7_init.c を保存し、fsbl をもう 1 度コンパイルします。
13.   hello world アプリケーションを作成します。
14.   fsbl の生成された ELF ファイルを使って BOOT.bin を生成し、ビットストリームを使用して hello world を実行します。
注記 : 手順 11 および 12 は通常必要ありません。これは、(ザイリンクス アンサー 61108) で説明されている問題のためです。

結果 :

  • プラットフォーム USB ケーブルを使用すると、PL を ChipScope などのザイリンクスツールでデバッグできます。
  • サードパーティの 20 ピン ヘッダーを使用すると、cortex-A9 CPU にアクセスする PS をデバッグできます。
  • TRACEr を使用すると、ソフトウェア アプリケーションをプロファイルできます。

ZED ボードおよび PMOD-7ZJTAG アダプターの詳細は、http://www.zedboard.org を参照してください。

添付ファイル

関連添付ファイル

タイトル サイズ ファイルタイプ
system.xdc 2 KB XDC
ar52095_bd_tcl.tcl 7 KB TCL

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
50863 Zynq-7000 SoC - デバッグ N/A N/A
AR# 52095
日付 06/25/2014
ステータス アクティブ
種類 一般
デバイス
  • Zynq-7000
ツール
  • Vivado Design Suite - 2014.1
このページをブックマークに追加