UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52099

MIG 7 Series - I/O 低消費電力機能を使用する MIG デザインで Synplify を使用すると動作が不正になる

説明

問題の発生したバージョン: MIG 7 Series v1.6
修正バージョン: (ザイリンクス アンサー 45195) を参照

I/O 低電力機能を使用した MIG 7 Series FPGA DDR3 デザインを Synplify 2012.09 で合成すると、Synplify により最上位に OBUF が挿入され、その下の階層に IOBUFT_DCIEN が挿入されます。 

このため、重複したバッファーが作成されます。 

ネットリストが Vivado でインプリメントされると、次のようなエラー メッセージが表示されます。

[Place 30-49] I/O port: ddr3_dqs_p[0] is an output but has an IOStandard of DIFF_SSTL15_T_DCI which can only support bidirectional ports

ISE ツールを使用してインプリメントすると、NGDBuild により重複している OBUF が削除されるので、Vivado フローで表示されたようなエラー メッセージは表示されません。

INFO:NgdBuild:649 - Removing redundant 'OBUF' symbol 'ddr3_dqs_p_obuf[3]'. All constraints associated with this symbol will be ignored.

Synplify で I/O バッファーが挿入されないように設定されている場合は、このエラーは発生しません。

ソリューション

背景

Synplify に IOBUFDS_DCIEN プリミティブのタイミング モデルが現在ないため、このエラーが発生します。 

このため、プリミティブはブラックボックスになり、出力バッファーが挿入されます。

回避策

Synplify にタイミング モデルが含まれて OBUF が挿入されなくなるまでの回避策として、次のような属性を合成制約ファイルに追加することができます。

define_attribute {p:ddr3_dqs_n[3:0]} {syn_insert_pad} {0} define_attribute {p:ddr3_dqs_p[3:0]} {syn_insert_pad} {0}


AR# 52099
日付 08/14/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加