UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52122

MIG 7 Series DDR3/DDR2 - 合成ツールに Synplify を使用すると DQS_AUTO_RECAL パラメーターのためにエラーが発生する

説明

問題の発生したバージョン : MIG 1.7

MIG Series ではコアのコンフィギュレーションに基づいて DQS_AUTO_RECAL パラメーターが設定されます。

このパラメーターは、user_design\rtl\phy\mig_7series_v1_7_ddr_byte_lane.v モジュール内で定義されます。

このパラメーターは、XST を使用する場合は正しく設定されるのですが、Synplify の場合は間違って設定されます。

ソリューション

問題を回避するには、user_design\rtl\phy\mig_7series_v1_7_ddr_byte_lane.v モジュールで、次のように DQS_AUTO_RECAL パラメーターの設定を変更します。

変更前 :
 

localparam   DQS_AUTO_RECAL = (BANK_TYPE == "HR_IO" || BANK_TYPE == "HRL_IO" || (BANK_TYPE == "HPL_IO" && TCK > 2500)) ? 1 : 0;

変更後 :
 

localparam   DQS_AUTO_RECAL = (BANK_TYPE == "HR_IO" || BANK_TYPE == "HRL_IO" || (BANK_TYPE == "HPL_IO" && TCK > 2500)) ? "1" :" 0";

AR# 52122
日付 08/13/2014
ステータス アクティブ
種類 既知の問題
デバイス
  • Artix-7
  • Virtex-7
  • Kintex-7
IP
  • MIG 7 Series
このページをブックマークに追加