AR# 52135

LogiCORE IP Ethernet 1000BASE-X PCS/PMA または SGMII v11.4 - 7 シリーズ - GTTXRESET および GTRXRESET に 500ns の遅延が必要

説明

7 シリーズ GTX/GTH トランシーバーでは、コンフィギュレーションの後、GTTXRESET および GTRXRESET をアサートする前に、500ns の遅延が必要です。

このリセット要件は GTX/GTH のトランシーバー ユーザー ガイドおよび (ザイリンクス アンサー 43482) に説明されています。

この遅延は、前のバージョンの v11.3 Ethernet 1000BASE-X PCS/PMA または SGMII コアでは正しく適用されていました。

ソリューション

この遅延は、example_design/transceiver/core_name_transciever.v/vhd ファイルを次のように変更すると追加できます。

Verilog の場合

   assign gt_reset_rx = !cplllock || (rxreset_int & resetdone_rx);
   assign gt_reset_tx = !cplllock || (txreset_int & resetdone_tx);

      
これを次のように変更します。

   assign gt_reset_rx = rxreset_int & resetdone_rx;
   assign gt_reset_tx = txreset_int & resetdone_tx;


VHDL の場合

   gt_reset_rx <= not cplllock or (rxreset_int and resetdone_rx);
   gt_reset_tx <= not cplllock or (txreset_int and resetdone_tx);


これを次のように変更します。

   gt_reset_rx <= (rxreset_int and resetdone_rx);
   gt_reset_tx <= (txreset_int and resetdone_tx);



AR# 52135
日付 09/08/2014
ステータス アクティブ
種類 一般
IP