UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52181

MIG 7 Series - ChipScope コアが Vivado で使用されているとクリティカル警告が生成される

説明


問題の発生したバージョン : MIG 7 Series v1.7
修正バージョン : (ザイリンクス アンサー 45195) を参照

MIG 7 Series デザインに ChipScope Analyzer を追加すると、Vivado Design Suite で合成中に次のようなクリティカル警告が表示されます。

CRITICAL WARNING: [Synth 8-3321] create_clock attempting to set clock on an unknown port/pin for constraint at line 2 of /proj/ipmig/pboya/mig/mig_7series_v1_7/GUI_Testing/072012/mig_7series_v1_7/example_design/par/proj1.srcs/sources_1/ip/ddr_icon/ddr_icon.constraints/ddr_icon.xdc.

CRITICAL WARNING: [Synth 8-3321] create_generated_clock attempting to set clock on an unknown port/pin for constraint at line 3 of /proj/ipmig/pboya/mig/mig_7series_v1_7/GUI_Testing/072012/mig_7series_v1_7/example_design/par/proj1.srcs/sources_1/ip/ddr_icon/ddr_icon.constraints/ddr_icon.xdc.

ソリューション


これらの警告は無視しても問題はありません。

改訂履歴
2012/10/16 - 初版
AR# 52181
日付 02/18/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加