UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. ザイリンクス - Adaptable. Intelligent.
  2. サポート
  3. AR# 52190: 14.x タイミング解析 - FROM:TO:DATAPATHONLY キーワードを使用するとホールド パス違反が発生する

AR# 52190

14.x タイミング解析 - FROM:TO:DATAPATHONLY キーワードを使用するとホールド パス違反が発生する

説明


FROM:TO:DATAPATHONLY キーワードを使用するとホールド パス違反が発生するのはなぜですか。

Timing constraint: TS_config = MAXDELAY FROM TIMEGRP "config_group" TO TIMEGRP
"HSIOS" TS_hsec_rxusrclk_out * 4 DATAPATHONLY;

For more information, see From:To (Multicycle) Analysis in the Timing Closure User Guide (UG612).

779 paths analyzed, 779 endpoints analyzed, 2 failing endpoints

2 timing errors detected. (2 setup errors, 0 hold errors)

..

Hold Paths: TS_config = MAXDELAY FROM TIMEGRP "config_group" TO TIMEGRP "HSIOS" TS_hsec_rxusrclk_out * 4 DATAPATHONLY;

--------------------------------------------------------------------------------

Paths for end point i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i (GTXE1_X1Y19.DFETAPOVRD), 1 path

--------------------------------------------------------------------------------

Slack (hold path): -0.063ns (requirement - (clock path skew + uncertainty - data path))

Source: i_hseib_core_wrapper/i_CORE/i_reg_if/proc_hsec_serdes15_configuration0_r[0] (FF)
Destination: i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i (HSIO)
Requirement: 0.000ns
Data Path Delay: -0.063ns (Levels of Logic = 0)
Positive Clock Path Skew: 0.000ns
Source Clock: proc_clk rising
Destination Clock: hsec_rx_serdes_clk<0> rising
Clock Uncertainty: 0.000ns

Minimum Data Path at Slow Process Corner: i_hseib_core_wrapper/i_CORE/i_reg_if/proc_hsec_serdes15_configuration0_r[0] to i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i
Location Delay type Delay(ns) Physical Resource
Logical Resource(s)
--------------------------------------------------- -------------------

SLICE_X169Y196.AQ Tcko 0.228 hsec_15_dfetapovrd
i_hseib_core_wrapper/i_CORE/i_reg_if/proc_hsec_serdes15_configuration0_r[0]
GTXE1_X1Y19.DFETAPOVRD net (fanout=2) 0.511 hsec_15_dfetapovrd
GTXE1_X1Y19.RXUSRCLK2 Tgtxcko_DFETAP(-Th) 0.802 i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i
i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i

--------------------------------------------------- ---------------------------

Total -0.063ns (-0.574ns logic, 0.511ns route)
(911.1% logic, -811.1% route)

ホールド違反が発生するのはなぜですか。

ソリューション


FROM:TO 制約の DATAPATHONLY オプションにより、クロック スキューがゼロにカットされます。データ パスの値は負の値、つまりゼロ未満なので、ホールド違反となります。ホールド違反は不可能のように見えますが、この場合は、データ パス遅延よりも大きい値が必要というホールド タイム要件 (タイミング レポートでは (-Th) となっている) があります。結果的に、ツールでは負の値のデータ パス遅延として処理されます。

Location Delay type Delay(ns) Physical Resource
Logical Resource(s)
--------------------------------------------------- -------------------
SLICE_X169Y196.AQ Tcko 0.228 hsec_15_dfetapovrd
i_hseib_core_wrapper/i_CORE/i_reg_if/proc_hsec_serdes15_configuration0_r[0]
GTXE1_X1Y19.DFETAPOVRD net (fanout=2) 0.511 hsec_15_dfetapovrd
GTXE1_X1Y19.RXUSRCLK2 Tgtxcko_DFETAP(-Th) 0.802i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i
i_serdes_20l_32s_5156m_v6_hxt_wrapper/SERDES_20L_32S_5156M_V6_HXT_i/gtx15_serdes_20l_32s_5156m_v6_hxt_i/gtxe1_i
--------------------------------------------------- ---------------------------
Total -0.063ns (-0.574ns logic, 0.511ns route)
(911.1% logic, -811.1% route)

この問題を回避するには、このホールド違反を無視するか、または FROM:TO:TIG 制約にこのパスを配置します。
AR# 52190
日付 01/24/2013
ステータス アクティブ
種類 既知の問題
ツール
  • ISE Design Suite - 14
  • ISE Design Suite - 13
このページをブックマークに追加