UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52232

MIG 7 Series RLDRAM 3 - 4:1 モード (CMD_PER_CLK=4) でバースト長が 2 (BL=2) のコンフィギュレーションの場合、tWTR および tRC 違反が発生する

説明


問題のあったバージョン : v1.7
修正された場バージョン: (ザイリンクス アンサー 45195) を参照

MIG 7 Series RLDRAM 3 4:1 BL2 インターフェイスでは、シミュレーション中にメモリ モデルで tWTR および tRC 違反がレポートされることがあります。

ソリューション


現時点では回避策はありません。ザイリンクス テクニカル サポートへお問い合わせください。

改訂履歴
2012/10/16 - 初版
AR# 52232
日付 02/07/2013
ステータス アクティブ
種類 既知の問題
デバイス
  • Kintex-7
  • Virtex-7
IP
  • MIG 7 Series
このページをブックマークに追加