UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52240

LogiCORE IP Ten Gigabit Ethernet PCS/PMA (10GBASE-KR) v2.4 - 遠端デバイスの TX 出力トレーニングを完了させるのに必要なトレーニング ブロックへのアップデート

説明

Ten Gigabit Ethernet PCS/PMA (10GBASE-KR) v2.4 コアでは、遠端デバイスの TX 出力トレーニングを完了させるため、トレーニング ブロックへのアップデートが必要です。

  • トレーニング ブロックのインクリメントおよびデクリメントで 802.3 の電気的仕様を満たすために必要な調整.
  • 一般的なリセットでトレーニング ブロックがリセットされないようにするためのアップデート。
  • トレーニングが機能するのに必要な GT インスタンスへの RXSLIDE 入力の接続。
  • TX 波形生成フィルター係数を制御するための GT への接続に必要な新しいポート (coeff_minus_1、coeff_zero および coeff_plus_1)。
  • トレーニング用の DRP レジスタ ロケーションに必要なアップデート。

ソリューション

これらの変更は、ISE 14.3/Vivado 2012.3 に含まれる v2.5 コアに含まれています。

トレーニング ブロックの特性化テストはまだ完了していません。

AR# 52240
日付 09/08/2014
ステータス アクティブ
種類 一般
IP
  • 10 Gigabit Ethernet PCS-PMA with FEC/Auto-Negotiation for backplanes (10GBASE-KR)
  • Ten Gigabit Ethernet PCS/PMA
このページをブックマークに追加