"> AR# 52250: 14.2 TRCE/Timing Analyzer - タイミング レポートで使用される書き込みプロセスのクロックが非同期なのに分散 RAM の読み出しパスにある

UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 52250

14.2 TRCE/Timing Analyzer - タイミング レポートで使用される書き込みプロセスのクロックが非同期なのに分散 RAM の読み出しパスにある

説明

タイミング解析レポートで、分散 RAM の読み出しパスの計算に Tshcko が含まれています。
書き込みプロセスに関連しているものなのになぜこの遅延値が含まれているのですか。


ソリューション


UG364 の 38 ページに、分散 RAM の読み出し/書き込みプロセスについての説明があります。
分散 RAM は SLICEM にのみインプリメントできます。



このように、非同期の読み出しプロセスでは、リセット プロセスの時間遅延は Tilo です (LUT を介した入力から出力までの伝搬遅延)。
しかし、タイミング解析では、この値が「Tshcko」になっています (書き込み操作の CLK の後、書き込まれたデータが出力で安定する時間)。

これは、タイミング解析のワーストケースがツールで使用されているからです。

この状況では、分散 RAM で書き込みプロセスが終了したときに長い遅延が発生し、その後、同じメモリ位置から読み出しプロセスが実行されます。

アンサー レコード リファレンス

マスター アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
39606 分散 RAM メモリ- メモリ衝突を避ける方法 N/A N/A
39618 XST のデザイン アシスタント - 分散 RAM の自動推論の問題 N/A N/A
AR# 52250
日付 10/11/2012
ステータス アクティブ
種類 一般
デバイス
  • Virtex-6
ツール
  • ISE Design Suite
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
このページをブックマークに追加